100 MB Bao gồm tất cả file,.lưu đồ giải thuật... thuyết minh, bản vẽ nguyên lý, bản vẽ thiết kế, FILE lập trình, ĐỒ ÁN TỐT NGHIỆP Đề tài BỘ THÍ NGHIỆM VI XỬ LÝ

ĐỒ ÁN  TỐT NGHIỆP  Đề tài: BỘ THÍ NGHIỆM VI XỬ LÝ

LƠI GIỚI THIỆU

Ngày nay cùng với sự phát triển của các ngành khoa học kỹ thuật, với kỹ thuật điện tử là một trong những ngành đóng vai trò quan trọng trong lĩnh vực khoa học như : quản lý , tự động hóa, cung cấp thông tin.

Do đó chúng ta phải nắm bắt và vận dụng nó một cách có hiệu quả, nhằm góp phần vào sự phát triển nền khoa học thế giới nói chung và sự phát triển kỹ thuật điện tử nói riêng.

Trong quyển đồ án này nhóm muốn trình bày “Bộ Thí Nghiệm Vi Xử Lý”, bộ thí nghiệm này có thể giúp các bạn học sinh trong trường  thực tập về vi xử lý dể dàng hơn và phục vụ tốt hơn về môn học của mình.

Với điều kiện còn hạn chế và thời gian có hạn nên đồ án không thể tránh khỏi những thiếu sót. Kính mong quý thầy cô và các bạn đóng góp, giúp đỡ để đồ án được hòan thiện hơn.

LỜI CẢM ƠN

Nhóm thực hiện xin bày tỏ lòng cảm ơn đến thầy, trên cương vị là giáo viên hướng dẩn chính đồ án. Thầy đã tận tình giúp đỡ chúng em trong suốt quá trình thực hiện đề tài.

Nhóm thực hiện củng xin bày tỏ lòng cảm ơn đến quý Thầy Cô trong trường  đã tận tình dạy dỗ, truyền đạt những kiến thức và kinh nghiệm quý báu trong suốt thời gian học tại trường.

Cuối cùng nhóm thực hiện xin chân thành cảm ơn sự đóng góp ý kiến của tất cả các bạn học sinh trong suốt quá trình thực hiện đồ án

Mục lục:

CHƯƠNG DẪN NHẬP                                                                                                      

Chương 2:                                                                                                                            

        CHUYỂN ĐỔI TƯƠNG TỰ SANG SỐ (ADC)                                                     

Chương 3                                                                                                                             

        HỌ VI ĐIỀU KHIỂN 89C51

1. GIỚI THIỆU CẤU TRÚC PHẦN CỨNG HỌ MSC-51(89C51)                    
2. KHẢO SÁT SƠ ĐỒ CHÂN VÀ CHỨC NĂNG TỪNG CHÂN                    
3. CẤU TRÚC BÊN TRONG VI ĐIỀU KHIỂN                                                
4. HOẶT ĐỘNG BỘ ĐỊNH THỜI                                                                      
5. HOẶT ĐỘNG PORT NỐI TIẾP                                                                      
6. TẬP LỆNH 89C51
7. IC MỞ RỘNG PORT 8255                                                                               

Chương 4                                                                                                                               

BỘ THÍ NGHIỆM VI XƯ LÝ

1. MẠCH NẠP                                                                                                      
2. LED ĐƠN                                                                                                          
3. LED 7 ĐOẠN                                                                                                    
4. LED MA TRẬN                                                                                                
5. CHUYỂN ĐỔI ADC                                                                                          
6. MỞ RỘNG PORT                                                                                             
7. BÀN PHÍM                                                                                                        
8. ĐÈN GIAO THÔNG                                                                                        
9. MẠCH ĐIỀU KHIỂN                                                                                      
10. NGUỒN                                                                                                               

Chương 5                                                                                                                             

CÁC BÀI TẬP THÍ NGHIỆM 

1. LED ĐƠN                                                                                                          
2. LED 7 ĐOẠN                                                                                                    
3. LED MA TRẬN                                                                                                  
4. CHUYỂN ĐỔI ADC                                                                                        
5. 8255                                                                                                                    
6. QUÉT PHÍM                                                                                                      

CHƯƠNG KẾT LUẬN                                                                                                     

CHƯƠNG DẪN NHẬP

 

I. KHÁI QUÁT VẤN ĐỀ

Ngày nay kỹ thuật vi điều khiển đã trở nên quen thuộc trong các ngành kỹ thuật và trong dân dụng. Từ các dây chuyền sản xuất lớn đến các thiết bị gia dụng, chúng ta đều thấy sự hiện diện của vi điều khiển. Các bộ vi điều khiển có khả năng xử lý nhiều hoạt động phức tạp mà chỉ cần một chip vi mạch nhỏ, nó đã thay thế các tủ điều khiển lớn và phức tạp bằng những mạch điện gọn nhẹ, dễ dàng thao tác sử dụng.

Vi điều khiển không những góp phần vào kỹ thuật điều khiển mà còn góp phần to lớn vào việc phát triển thông tin. Đó chính là sự ra đời của hàng loạt thiết bị tối tân trong ngành viễn thông, truyền hình, đặc biệt là sự ra đời của mạng Internet –siêu xa lộ thông tin, góp phần đưa con người đến đỉnh cao của nền văn minh nhân loại.

Chính vì các lý do trên, việc tìm hiểu, khảo sát vi điều khiển là điều mà các sinh viên ngành điện mà đặc biệt là chuyên ngành kỹ thuật điện-điện tử phải hết sức quan tâm. Đó chính là một nhu cầu cần thiết và cấp bách  đối với mỗi sinh viên, đề tài này được thực hiện chính là đáp ứng nhu cầu đó.

Các bộ điều khiển sử dụng vi điều khiển tuy đơn giản nhưng để vận hành và sử dụng đươc lại là một điều rất phức tạp. Phần công việc xử lý chính vẫn phụ thuộc vào con người, đó chính là chương trình hay phần mềm. Tuy chúng ta thấy các máy tính ngày nay cực kỳ thông minh, giải quyết các bài toán phức tạp trong vài phần triệu giây, nhưng đó cũng là dựa trên sự hiểu biết của con người. Nếu không có sự tham gia của con người thì hệ thống vi điều khiển cũng chỉ là một vật vô tri. Do vậy khi nói đến vi điều khiển cũng giống như máy tính bao gồm 2 phần là phần cứng và phần mềm.

Các bộ vi điều khiển theo thời gian cùng với sự phát triển của công nghệ bán dẫn đã tiến triển rất nhanh, từ các bộ vi điều khiển 4 Bit đơn giản đến các bộ vi điều khiển 32 Bit. Với công nghệ tiên tiến ngày nay các máy tính có thể đi đến việc suy nghĩ, tri thức các thông tin đưa vào, đó là các máy tính thuộc thế hệ trí tuệ nhân tạo.

Mặc dù vi điều khiển đã đi được những bước dài như vậy nhưng để tiếp cận được với kỹ thuật này không thể là một việc có được trong một sớm một chiều. Việc hiểu được cơ chế hoạt động của bộ vi điều khiển 8 Bit là cơ sở để chúng ta tìm hiểu và sử dụng các bộ vi điều khiển tối tân hơn, đây chính là bước đi đầu tiên khi chúng ta muốn xâm nhập sâu hơn vào lĩnh vực này.

Để tìm hiểu bộ vi điều khiển một cách khoa học và mang lại hiệu quả cao làm nền tản  cho việc xâm nhập vào những hệ thống tối tân hơn. Việc trang bị những kiến thức về vi điều khiển cho sinh viên là hết sức cần thiết. Xuất phát từ thực tiển này em đã đi đến quyết định  Thiết kế và thi công bộ thi nghiệm vi xử lý. Nhằm đáp ứng nhu cầu ham muốn học hỏi của bản thân và của mỗi sinh viên học sinh.

II. MỤC TIÊU NGHIÊN CỨU

Dựa trên cơ sở của các đề tài vi xử lý và vi điều khiển, đặc biệt là các tính năng của chúng cũng như các họ IC giao tiếp, hiển thị và giải mã …, nhằm thiết kế một hệ thống vi điều khiển góp phần làm phong phú thêm cho việc hiểu biết về lĩnh vực này đồng thời có thể mở rộng và định hướng cho những đề tài sau.

CHƯƠNG 2:

CHUYỂN ĐỔI TƯƠNG TỰ SANG SỐ

(ADC)

           

Chuyển đổi tương tự sang số (analog – digital) là thành phần cần thiết trong việc xử lý thông tin và các cách điều khiển sử dụng phương pháp số. Tín hiệu thực ở Analog. Một hệ thống tiếp nhận dữ liệu phải có các bộ phận giao tiếp Analog – Digital (A/D).

            Các bộ chuyển đổi tương tự số, viết tắt là ADC thực hiện hai chức năng cơ bản là lượng tử hóa và mã hóa. Lượng tử hóa là gán cho những mã nhị phân cho từng giá trị rời rạc sinh ra trong quá trình lượng tử hóa.

1. Quan hệ In – Out:

            Biến đổi AD có tính chất tỉ lệ. Tín hiệu vào Analog được biến đổi thành một phân số X bằng cách so sánh với tín hiệu tham chiếu Vref. Đầu ra của bộ ADC là mã của phân số này. Bất kỳ một sai số tín hiệu Vref  nào cũng sẽ dẫn đến sai số mức ra, vì vậy người ta cố gắn giữ  cho Vref càng ổn định càng tốt.

Quan hệ vào ra các khối ADC

 

2. Độ phân giải:

            Là giá trị biến đổi nhỏ nhất của tín hiệu vào ra được yêu cầu để thay đổi mã lên một mức. Độ phân giải được đưa ra với giả thiết lý tưởng.

3. ADC:

            Tùy theo công nghệ chế tạo mà bộ ADC có đầu vào đơn cực hay lưỡng cực, đa số nằm trong khoảng 0…5V hoặc 0…10V đối với đơn cực và -5…+5V hoặc –10V…+10V đối với ADC lưỡng cực. Tín hiệu vào cần phù hợp với tầm vào xác định cho từng bộ ADC. Nếu đầu vào không hết thang sẽ tạo mã vô dụng ở đầu ra. Vấn đề này được giải quyết bằng cách chọn tầm đầu vào bộ ADC sau đó chỉnh độ lợi thích hợp cho đầu vào của nguồn Analog.

            Khi sử dụng bộ ADC đơn cực mà có tín hiệu vào là lưỡng cực trong khoảng ±Vpp thì ta cần phải cộng điện áp vào Vi với một điện áp nền bằng +Vpp, khi đó ta sẽ có Vi nằm trong khoảng 0..+2Vpp; tín hiệu này sẽ được đưa tới đầu vào bộ ADC. Nếu sử dụng ADC lưỡng cực thì không cần cộng tín hiệu và đầu ra ta sẽ nhận được mã lưỡng cực.

4. Đầu ra bộ ADC:

            Đa số các ADC có đầu ra 8 Bits, 16 Bits … dù vậy cũng có loại 3½ Digit, mã BCD, 10 Bits, 14 Bits. Đầu các bộ ADC thường là mã nhị phân tự nhiên hoặc có dấu. ADC dùng cho máy đo chỉ thị số đa dụng thường là mã BCD.

5. Tín hiệu tham chiếu Vr:

                                    Vi+                                       (EOC) End of Convertion                                

                                          Vi -                           OE (Output Enable)                                      

                                          Vr                                     

                                         Start                                        Digital Output

                                       Clock

 

Các ngõ vào, ra chính của bộ ADC

 

Hình vẽ cho thấy đầu vào và đầu ra của bộ ADC. Mọi ADC đều yêu cầu có tín hiệu Vr. Bất kỳ một sai số nào trên Vr đều gây ra lỗi độ lợi ở đặc tính của AD. Vì vậy Vr là tín hiệu đảm bảo độ chính xác và ổn định của bộ AD. Dùng IC ổn áp có thể thỏa mãn điều này.

6.  Tín hiệu điều khiển:

            Mọi bộ ADC đều có tính xung Clock và tín hiệu điều khiển để hoạt động. Thiết bị ngoài giao tiếp với ADC sẽ khởi động quá trình AD bằng cách phát một xung Start vào đầu vào Start của ADC, ADC sẽ nhận biết cạnh lên của xung Start và ngay sau đó nó sẽ kéo đường EOC (End of Conversion) xuống thấp (không tích cực). Lúc này ADC đang thực hiện quá trình biến đổi, tương ứng với mỗi xung Clock đưa vào ADC sẽ thực hiện được một bước biến đổi, sau một bước nhất định tùy theo bộ ADC, thì quá trình biến đổi hoàn thành. Khi biến đổi xong, AD sẽ nâng đường EOC lên mức cao, tín hiệu này có thể dùng để kích một ngắt cứng của máy tính (nếu dùng giao tiếp với máy tính). Để đọc được dữ liệu đầu ra của bộ ADC thì phải nâng đường OE (Output Enable) của ADC lên mức cao, sau khi đọc xong thì lại trả đường này về mức thấp.

 

7. ADC 0809

            ADC 0809 là thiết bị biến đổi tương tự sang số dùng kỹ thuật CMOS. Tổng cộng người sử dụng có 8 kênh làm việc hoàn toàn độc lập với nhau để lựa chọn. Ở đây còn chú ý là các điện áp được đo so với điện thế 0V. Còn một đặc điểm đáng quan tâm hơn là sự tiêu thụ dòng điện của vi mạch hầu như không đáng kể (chỉ cỡ 300uA). Thời gian biến đổi khoảng 100 s. Các thông số kỹ thuật của bộ biến đổi ADC 0809 được kể ra như sau:

• Không cần đòi hỏi điều chỉnh điểm 0.
• Quét động 8 kênh bằng các logic địa chỉ.
• Giải tín hiệu lối vào Analog khi điện áp nguồn là +5V.
• Tất cả các tín hiệu tương thích TTL.
• Độ phân giải 8 bit.
• Thời gian biến đổi 100s.
• Dòng tiêu thụ (bình thường): 0.3 mA.
• Tần số cung cấp cho chân clock: 10KHz ÷ 1280KHz. Thông thường vào khoảng 640KHz.

  Sơ đồ chân ADC 0809.

Tín hiệu giữ nhịp dùng cho bộ biến đổi AD cần phải tạo được ở bên ngoài và được dẫn đến chân clock. Điện áp so sánh được đưa qua tầng lặp lại điện áp để làm chân REF+.

Chân này có điện trở lối vào cỡ 2.5K. Mẫu bit ở các lối vào địa chỉ A, B, C sẽ xác định xem kênh nào phải được lựa chọn.

a. Nguyên tắc hoạt động

            Nguyên tắc làm việc của bộ biến đổi ADC 0809 cũng không có gì phức tạp. Đầu tiên chúng ta phai chọn ngõ cần biến đổi bằng cách chon địa chỉ ở ngõ vào A_0, A_1, A_2. Sau đó là hai đường tín hiệu điều khiển bắt đầu quá trình điều khiển Star, ALE – tín hiệu vào. Trong quá trình biến đổi, chân ra EOC (End of Conversion) đứng ở mức Low. Sau cả 100us mức này sẽ chuyển sang high và báo hiệu kết thúc quá trình chuyển đổi. Sau đó kết quả của quá trình chuyển đổi sẽ xếp hàng ở đường dẫn dữ liệu D0 ÷ D7. Khi OE (Output Enable) = 1(cho phép xuât dữ liêu ngõ ra về vi xử lí), các đường dẫn có thể đọc tiếp.

Để hiểu rõ hơn quá trình điều khiển ta có thể tham khảo giản đồ thời gian sau:

Giản đồ thời gian điều khiển ADC 0809

            b. Mạch tạo dao động cho ADC 0809:

            Do tần số làm việc tương đối cao, ta sử dụng bộ đa hài tạo sóng vuông dùng Trigger Schmitt theo công nghệ TTL. Với mạch điện như trên ta có tần số dao động:

Ta chọn điện trở là: R = 1K, và tụ C = 102

Vậy ta có tần số dao động :

f = = 1000(KHz)

 

 

 

CHƯƠNG 3

HỌ VI ĐIỀU KHIển 8051

I. GIỚI THIỆU CẤU TRÚC PHẦN CỨNG HỌ MSC-51 (8951):

            -Đặc điểm và chức năng hoạt động của các IC họ MSC-51 hoàn toàn tương tự như nhau. Ở đây giới thiệu IC8951 là một họ IC vi điều khiển do hãng Intel của Mỹ sản xuất. Chúng có các đặc điểm chung như sau:

            Các đặc điểm của 8951 được  tóm tắt như sau :

• 8 KB EPROM bên trong.
• 128 Byte RAM nội.
• 4 Port xuất /nhập I/O 8 bit.
• Giao tiếp nối tiếp.
• 64 KB vùng nhớ mã ngoài
• 64 KB vùng nhớ dữ liệu ngoại.
• Xử lí Boolean (hoạt động trên bit đơn).
• 210 vị trí nhớ có thể định vị bit.
• 4 ms cho hoạt động nhân hoặc chia.

Sơ đồ khối của 8951:

II. KHẢO SÁT SƠ ĐỒ CHÂN 8951, CHỨC NĂNG TỪNG CHÂN:

       1.Sơ đồ chân 8951:

  Sơ đồ chân IC 8951

            2. Chức năng các chân của 8951:

            - 8951 có tất cả 40 chân có chức năng như các đường xuất nhập. Trong đó có 24 chân có tác dụng kép (có nghĩa 1 chân có 2 chức năng), mỗi đường có thể hoạt động như đường xuất nhập hoặc như đường điều khiển hoặc là thành phần của các bus dữ liệu và bus địa chỉ.

   a.Các Port:

18. Port 0 :         

     - Port 0 là port có 2 chức năng ở các chân 32 – 39 của 8951. Trong các thiết kế cỡ nhỏ không dùng bộ nhớ mở rộng nó có chức năng như các đường IO. Đối với các thiết kế cỡ lớn có bộ nhớ mở rộng, nó được kết hợp giữa bus địa chỉ và bus dữ liệu.

     r   Port 1:

            - Port 1 là port IO trên các chân 1-8. Các chân được ký hiệu  P1.0, P1.1, P1.2, … có thể dùng cho giao tiếp với các thiết bị ngoài nếu cần. Port 1 không có chức năng khác, vì vậy chúng chỉ được dùng cho giao tiếp với các thiết bị bên ngoài.

r   Port 2:

            - Port 2 là 1 port có tác dụng kép trên các chân 21 - 28 được dùng như các đường xuất nhập hoặc là byte  cao của bus địa chỉ đối với các thiết bị dùng bộ nhớ mở rộng.

r   Port 3:

            - Port 3 là port có tác dụng kép trên các chân 10 - 17. Các chân của port này có nhiều chức năng, các công dụng chuyển đổi có liên hệ với các đặc tính đặc biệt của 8951 như ở bảng sau:

Bit	Tên	Địa chỉ bit	Chức năng
P3.0	RxD	B0H	Chân nhận dữ liệu của port nối tiếp
P3.1	TxD	B1H	Chân phát dữ liệu của port nối tiếp
P3.2	INT0\	B2H	Ngõ vào ngắt ngoài 0
P3.3	INT1\	B3H	Ngõ vào ngắt ngoài 1
P3.4	T0	B4H	Ngõ vào của bộ định thời/đếm 0
P3.5	T1	B5H	Ngõ vào của bộ định thời/đếm 1
P3.6	WR\	B6H	Điều khiển ghi bộ nhớ dữ liệu ngoài
P3.7	RD\	B7H	Điều khiển đọc bộ nhớ dữ liệu ngoài

 

 . Các ngõ tín hiệu điều khiển:

r   Ngõ tín hiệu PSEN (Program store enable):

            - PSEN là tín hiệu ngõ ra ở chân 29 có tác dụng cho phép đọc bộ nhớ chương trình mở rộng thường được nói đến chân  0E\ (output enable) của Eprom cho phép đọc các byte mã lệnh.

            - PSEN ở mức thấp trong thời gian Microcontroller 8951 lấy lệnh. Các mã lệnh của chương trình được đọc từ Eprom qua bus dữ liệu và được chốt vào thanh ghi lệnh bên trong 8951 để giải mã lệnh. Khi 8951 thi hành chương trình trong ROM nội PSEN sẽ ở mức logic 1.

     r   Ngõ tín hiệu điều khiển ALE (Address Latch Enable ) :

            - Khi 8951 truy xuất bộ nhớ bên ngoài,  port 0 có chức năng là bus địa chỉ và bus dữ liệu do đó phải tách các đường dữ liệu và địa chỉ. Tín hiệu ra ALE ở chân thứ 30 dùng làm tín hiệu điều khiển để giải đa hợp các đường địa chỉ và dữ liệu khi kết nối chúng với IC chốt.

            - Tín hiệu ra ở chân ALE là một xung trong khoảng thời gian port 0 đóng vai trò là địa chỉ thấp nên chốt địa chỉ hoàn toàn tự động.

     Các xung tín hiệu ALE có tốc độ bằng 1/6 lần tần số dao động trên chip và có thể được dùng làm tín hiệu clock cho các phần khác của hệ thống. Chân ALE được dùng làm ngõ vào xung lập trình cho Eprom trong 8951.

r   Ngõ tín hiệu EA\(External Access):

- Tín hiệu vào EA\ ở chân  31 thường được mắc lên mức 1 hoặc mức 0. Nếu ở mức 1, 8951  thi hành chương trình từ ROM nội trong khoảng địa chỉ thấp 8 Kbyte. Nếu ở mức 0 (và chân PSEN\ cũng ở logic 0)thì thi hành chương trình từ bộ nhớ mở rộng. Đối với 8031/8032 chân EA\ phải ở logic 0 vì chúng không có bộ nhớ chương trình trên chip. Nếu chân EA\ ở logic 0 đối với 8051/8052, ROM nội bên trong chip được vô hiệu hóa và chương trình cần thực thi chứa ở EPROM bên ngoài. Các phiên bản EPROM của 8051 còn sử dụng chân EA\ làm chân nhận điện áp 21V (V_pp) cho việc lập trình EPROM nội (nạp EPROM)

r   Ngõ tín hiệu RST (Reset) :

            -Ngõ vào RST ở chân 9 là ngõ vào Reset của 8951. Khi ngõ vào tín hiệu này đưa lên cao ít nhất là 2 chu kỳ máy,  các thanh ghi bên trong được nạp những giá trị thích hợp để khởi động hệ thống. Khi cấp điện mạch tự động Reset.

r   Các ngõ vào bộ dao động XTAL1, XTAL2:

- Bộ dao động được tích hợp bên trong 8951, khi sử dụng 8951 người thiết kế chỉ cần kết nối thêm thạch anh và các tụ như hình vẽ trong sơ đồ. Tần số thạch anh thường sử dụng cho 8951 là 12Mhz.

r   Chân 40 (Vcc): được nối lên nguồn 5V.

III. CẤU TRÚC BÊN TRONG VI ĐIỀU KHIỂN

       1. Tổ chức bộ nhớ:

 

              On - Chip           0000                                  0000

              Memory

Bản đồ bộ nhớ Dữ liệu trên Chip như sau :

7F	Vùng RAM đa dụng									FF
										F0	F7	F6	F5	F4	F3	F2		F1		F0		B
										E0	E7	E6	E5	E4	E3	E2		E1		E0		ACC
										D0	D7	D6	D5	D4	D3		D2		D1		D0	PSW
30										B8	-	-	-	BC	BB		BA		B9		B8	IP
2F	7F	7E	7D	7C	7B	7A	79	78
2E	77	76	75	74	73	72	71	70		B0	B7	B6	B5	B4	B3		B2		B1		B0	P.3
2D	6F	6E	6D	6C	6B	6A	69	68
2C	67	66	65	64	63	62	61	60		A8	AF			AC	AB		AA		A9		A8	IE
2B	5F	5E	5D	5C	5B	5A	59	58
2A	57	56	55	54	53	52	51	50		A0	A7	A6	A5	A4	A3		A2		A1		A0	P2
29	4F	4E	4D	4C	4B	4A	49	48
28	47	46	45	44	43	42	41	40		99	không được địa chỉ hoá bit											SBUF
27	3F	3E	3D	3C	3B	3A	39	38		98	9F	9E	9D	9C	9B	9A		99		98		SCON
26	37	36	35	34	33	32	31	30
25	2F	2E	2D	2C	2B	2A	29	28		90	97	96	95	94	93	92		91		90		P1
24	27	26	25	24	23	22	21	20
23	1F	1E	1D	1C	1B	1A	19	18		8D	không được địa chỉ hoá bit											TH1
22	17	16	15	14	13	12	11	10		8C	không được địa chỉ hoá bit											TH0
21	0F	0E	0D	0C	0B	0A	09	08		8B	không được địa chỉ hoá bit											TL1
20	07	06	05	04	03	02	01	00		8A	không được địa chỉ hoá bit											TL0
1F	Bank 3									89	không được địa chỉ hoá bit											TMOD
18										88	8F	8E	8D	8C	8B	8A		89		88		TCON
17	Bank 2									87	không được địa chỉ hoá bit											PCON
10
0F	Bank 1									83	không được địa chỉ hoá bit											DPH
08										82	không được địa chỉ hoá bit											DPL
07	Bank thanh ghi 0									81	không được địa chỉ hoá bit											SP
00	(mặc định cho R0 -R7)									88	87	86	85	84	83	82		81		80		P0

            - Bộ nhớ trong 8951 bao gồm ROM và RAM. RAM trong 8951 bao gồm nhiều thành phần: phần lưu trữ đa dụng, phần lưu trữ  địa chỉ hóa từng bit, các bank thanh ghi và các thanh ghi chức năng đặc biệt.

            - 8951 có bộ nhớ theo cấu trúc Harvard: có những vùng bộ nhớ riêng biệt cho chương trình và dữ liệu. Chương trình và dữ liệu có thể chứa bên trong 8951 nhưng 8951 vẫn có thể kết nối với 64K byte bộ nhớ chương trình và 64K byte dữ liệu.

     Hai đặc tính cần chú ý la :

       u Các thanh ghi và các port xuất nhập đã được định vị (xác định) trong bộ nhớ và có thể truy xuất trực tiếp giống như các địa chỉ bộ nhớ khác.

        u Ngăn xếp bên trong Ram nội nhỏ hơn so với Ram ngoại như trong các bộ Microcontroller khác.

     RAM bên trong 8951 được Phân chia như sau:

            u Các bank thanh ghi có địa chỉ từ  00H đến 1FH.

       u RAM địa chỉ hóa từng bit có địa chỉ từ 20H đến 2FH.

       u RAM đa dụng từ 30H đến 7FH.

       u Các thanh ghi chức năng đặc biệt từ 80H đến FFH.

18. RAM đa dụng:

     - Mặc dù trên hình vẽ cho thấy 80 byte đa dụng chiếm các địa chỉ từ 30H đến 7FH, 32 byte dưới từ 00H đến 1FH cũng có thể dùng với mục đích tương tự (mặc dù các địa chỉ này đã có mục đích khác).

     - Mọi địa chỉ trong vùng RAM đa dụng đều có thể truy xuất tự do dùng kiểu địa chỉ trực tiếp hoặc gián tiếp.

18. RAM có thể truy xuất từng bit:

     - 8951 chứa 210 bit được địa chỉ hóa, trong đó có 128 bit có chứa các byte có chứa các địa chỉ từ 20F đến 2FH và các bit còn lại chứa trong nhóm thanh ghi có chức năng đặc biệt.

     - Ý tưởng truy xuất từng bit bằng phần mềm là các đặc tính mạnh của microcontroller xử lý chung. Các bit có thể được đặt, xóa, AND, OR, . . . , với 1 lệnh  đơn. Đa số các microcontroller xử lý đòi hỏi một chuổi lệnh đọc – sửa - ghi để đạt được mục đích tương tự. Ngoài ra các port cũng có thể truy xuất được từng bit.

     - 128 bit truy xuất từng bit này cũng có thể truy xuất như các byte hoặc như các bit phụ thuộc vào lệnh được dùng.

18. Các bank thanh ghi:

     - 32 byte thấp của bộ nhớ nội được dành cho các bank thanh ghi. Bộ lệnh 8951 hổ trợ 8 thanh ghi có tên là R0 đến R7 và theo mặc định sau khi reset hệ thống, các thanh ghi này có các địa chỉ từ 00H đến 07H.

     - Các lệnh dùng các thanh ghi RO đến R7 sẽ ngắn hơn và nhanh hơn so với các lệnh có chức năng tương ứng dùng kiểu địa chỉ trực tiếp. Các dữ liệu được dùng thường xuyên nên dùng một trong các thanh ghi này.

- Do có 4 bank thanh ghi nên tại một thời điểm chỉ có một bank thanh ghi được truy xuất bởi các thanh ghi RO đến R7 để chuyển đổi việc truy xuất các bank thanh ghi ta phải thay đổi các bit chọn bank trong thanh ghi trạng thái.

2. Các thanh ghi có chức năng đặc biệt:

   - Các thanh ghi nội của 8951 được truy xuất ngầm định bởi bộ lệnh.

-  Các thanh ghi trong 8951 được định dạng như một phần của RAM trên chip vì vậy mỗi thanh ghi sẽ có một địa chỉ (ngoại trừ thanh ghi bộ đếm chương trình và thanh ghi lệnh vì các thanh ghi này hiếm khi bị tác động trực tiếp). Cũng như R0 đến R7, 8951 có 21 thanh ghi có chức năng đặc biệt (SFR: Special Function Register) ở vùng trên của RAM nội từ địa chỉ 80H đến FFH.

Chú ý: tất cả 128 địa chỉ từ 80H đến FFH không được định nghĩa, chỉ có 21 thanh ghi có chức năng đặc biệt được định nghĩa sẵn các địa chỉ.

-  Ngoại trừ thanh ghi A có thể được truy xuất ngầm như đã nói, đa số các thanh ghi có chức năng đặc biệt SFR có thể địa chỉ hóa từng bit hoặc byte.

• Thanh ghi trạng thái chương trình (PSW: Program Status Word):

            Từ trạng thái chương trình ở địa chỉ D0H được tóm tắt như sau:

Bit	Ký hiệu	Địa chỉ	Mô tả
PSW.7	CY	D7H	Cờ nhớ
PSW.6	AC	D6H	Cờ nhớ phụ
PSW.5	F0	D5H	Cờ 0
PSW4	RS1	D4H	Chọn dãy thanh ghi (bit 1)
PSW.3	RS0	D3H	Chọn dãy thanh ghi (bit 0)
			00=Bank 0: địa chỉ từ 00H đến 07H
			01=Bank 1: địa chỉ từ 08H đến 0FH
			10=Bank 2: địa chỉ từ 10H đến 17H
			11=Bank 3; địa chỉ từ 18H đến 1FH
PSW.2	OV	D2H	Cờ tràn
PSW.1	-	D1H	Dự trữ
PSW.0	P	DOH	Cờ kiểm tra chẵn lẻ

Chức năng từng bit trạng thái chương trình

• Cờ nhớ CY (Carry Flag):

- Cờ nhớ có tác dụng kép. Thông thường nó được dùng cho các lệnh toán học: C=1 nếu phép toán cộng có sự tràn hoặc phép trừ có mượn và ngược lại C= 0 nếu phép toán  cộng không tràn và phép trừ không có mượn.

• Cờ nhớ phụ AC (Auxiliary Carry Flag):

            - Khi cộng những giá trị BCD (Binary Code Decimal), cờ nhớ phụ AC được set nếu kết quả 4 bit thấp nằm trong phạm vi điều khiển 0AH¸ 0FH. Ngược lại AC= 0.

• Cờ 0 F0 (Flag 0):

            Cờ 0 (F0) là 1 bit cờ đa dụng dùng cho các ứng dụng của người dùng.

• Những bit chọn bank  thanh ghi truy xuất:

- RS1 và RS0 quyết định dãy thanh ghi tích cực. Chúng được xóa sau khi reset hệ thống và được thay đổi bởi phần mềm khi cần thiết.

            -  Tùy theo RS1, RS0 = 00, 01, 10, 11 sẽ được chọn Bank tích cực tương ứng là Bank 0, Bank1, Bank2, Bank3.

RS1	RS0	BANK
0	0	0
0	1	1
1	0	2
1	1	3

• Cờ tràn OV (Over Flag) :

-  Cờ tràn được set sau một hoạt động cộng hoặc trừ nếu có sự tràn toán học. Khi các số có dấu được cộng hoặc trừ với nhau, phần mềm có thể kiểm tra bit này để xác định xem kết quả có nằm trong tầm xác định không. Khi các số không có dấu được cộng bit OV  được bỏ qua. Các kết quả lớn hơn +127 hoặc nhỏ hơn –128 thì bit OV = 1.

• Cờ kiểm tra chẵn lẻ  (P):

            - Bit tự động được set hay Clear ở mỗi chu kỳ máy để lập Parity chẳn với thanh ghi A. Sự đếm các bit 1 trong thanh ghi A cộng với bit Parity luôn luôn chẵn. Ví dụ A chứa 10101101B thì bit P set lên một để tổng  số bit 1 trong A và P tạo thành số chẵn.

            - Bit Parity thường được dùng trong sự kết hợp với những thủ tục của Port nối tiếp để tạo ra bit Parity trước khi phát đi hoặc kiểm tra bit Parity sau khi thu.

• Thanh ghi B:

            - Thanh ghi B ở địa chỉ F0H được dùng cùng với thanh ghi A cho các phép toán nhân, chia. Lệnh MUL AB nhân hai số 8 bit không dấu chứa trong A và B và chứa kết quả 16 bit vào cặp thanh ghi B:A(thanh ghi A cất byte thấp và thanh ghi B cất byte cao). Lệnh DIV AB Ü lấy A chia B, kết quả nguyên đặt vào A, số dư đặt vào B.

            - Thanh ghi B có thể được dùng như một thanh ghi đệm trung gian đa mục đích. Nó là những bit định vị thông qua những địa chỉ từ F0H¸F7H.

• Con trỏ Ngăn xếp SP (Stack Pointer) :

- Con trỏ ngăn xếp là một thanh ghi 8 bit ở địa chỉ 81H. Nó chứa địa chỉ của byte dữ liệu  hiện hành trên đỉnh ngăn xếp. Các lệnh trên ngăn xếp bao gồm các lệnh cất dữ liệu vào ngăn xếp (PUSH) và lấy dữ liệu ra khỏi Ngăn xếp (POP). Lệnh cất dữ liệu vào ngăn xếp sẽ làm tăng  SP trước khi ghi dữ liệu và lệnh lấy ra khỏi ngăn xếp sẽ làm giảm SP. Ngăn xếp của 8031/8051 được giữ trong RAM nội và giới hạn các địa chỉ có thể truy xuất bằng địa chỉ gián tiếp, chúng là 128 byte đầu của 8951.

           - Để khởi động SP với ngăn xếp bắt đầu tại địa chỉ 60H, các lệnh sau đây được dùng:

                      MOV SP , #5F

            - Với lệnh trên thì ngăn xếp của 8951 chỉ có 32 byte vì địa chỉ cao nhất của RAM trên chip là 7FH. Sở dĩ giá trị 5FH được nạp vào SP vì SP tăng lên 60H trước khi cất byte dữ liệu.

              - Khi Reset 8951, SP sẽ mang giá trị mặc định là 07H và dữ liệu đầu tiên sẽ được cất vào ô nhớ ngăn xếp có địa chỉ 08H. Nếu phần mềm ứng dụng không khởi động SP một giá trị mới thì bank thanh ghi1 có thể cả 2 và 3 sẽ không dùng được vì vùng RAM  này đã được  dùng làm ngăn xếp. Ngăn xếp được truy xuất trực tiếp bằng các lệnh PUSH và POP để lưu trữ tạm thời và lấy lại dữ liệu, hoặc truy xuất ngầm bằng lệnh gọi chương trình con ( ACALL,  LCALL) và các lệnh trở về (RET,  RETI) để lưu trữ giá trị của bộ đếm chương trình khi bắt đầu thực hiện chương trình con và lấy lại khi kết thúc chương trình con …

• Con trỏ dữ liệu DPTR (Data Pointer):

           -Con trỏ dữ liệu (DPTR) được dùng để truy xuất bộ nhớ ngoài là một thanh ghi 16 bit ở địa chỉ 82H (DPL: byte thấp) và 83H (DPH: byte cao). Ba lệnh sau sẽ ghi 55H vào RAM ngoài ở địa chỉ 1000H:

                      MOV A , #55H

                       MOV DPTR, #1000H

                        MOV @DPTR, A

            - Lệnh đầu tiên dùng để nạp 55H vào thanh ghi A. Lệnh thứ hai dùng để nạp địa chỉ của ô nhớ cần lưu giá trị 55H vào con trỏ dữ liệu DPTR. Lệnh thứ ba sẽ di chuyển nội dung thanh ghi A (là 55H) vào ô nhớ RAM bên ngoài có địa chỉ chứa trong DPTR (là 1000H).

• Các thanh ghi Port (Port Register):

               - Các Port của 8951 bao gồm Port0 ở địa chỉ  80H, Port1 ở địa chỉ  90H, Port2 ở địa chỉ  A0H, và Port3 ở địa chỉ B0H. Tất cả các Port này đều có thể truy xuất từng bit nên rất thuận tiện trong khả năng giao tiếp. Các port 0, 2 và 3 không được dùng để xuất / nhập nếu ta sử dụng thêm bộ nhớ ngoài hoặc có một số đặc tính đặc biệt của 8051 được sử dụng(như là ngắt hay port nối tiếp,…)

• Các thanh ghi định thời (Timer Register):

             - 8951 có chứa hai bộ định thời/ bộ đếm 16 bit được dùng cho việc định thời được đếm sự kiện. Bộ định thời 0 ở địa chỉ 8AH (TLO: byte thấp ) và 8CH (THO: byte cao). Bộ định thời 1 ở địa chỉ 8BH (TL1: byte thấp) và 8DH (TH1: byte cao). Hoạt động của bộ định thời được thiết lập bởi thanh ghi chế độ định thời TMOD (timer mode register) ở địa chỉ 89H và thanh ghi điều khiển định thời TCON (timer control register) ở địa chỉ 88H. chỉ có TCON được định địa chỉ từng bit.

• Các thanh ghi Port nối tiếp (Serial Port Register) :

            - 8951 chứa một Port nối tiếp  cho việc trao đổi thông tin với các thiết bị nối tiếp như máy tính, modem hoặc giao tiếp nối tiếp với các IC khác. Một thanh ghi  đệm dữ liệu nối tiếp (SBUF) ở địa chỉ 99H sẽ giữ cả hai dữ liệu truyền và dữ liệu nhập. Khi truyền dữ liệu ghi lên SBUF, khi nhận dữ liệu thì đọc SBUF. Các mode vận khác nhau được lập trình qua thanh ghi điều khiển Port nối tiếp (SCON) được địa chỉ hóa từng bit ở địa chỉ 98H.

• Các thanh ghi ngắt (Interrupt Register):

- 8951  có cấu trúc ngắt với 2 mức ưu tiên và 5 nguyên nhân ngắt. Các ngắt bị vô hiệu hóa sau khi bị reset hệ thống và sẽ được cho phép bằng việc ghi vào thanh ghi cho phép ngắt (IE) ở địa chỉ A8H. Mức ưu tiên ngắt được thiết lập qua thanh ghi ưu tiên ngắt IP ở địa chỉ B8H. Cả hai được địa chỉ hóa từng bit.

• Thanh ghi điều khiển nguồn PCON (Power Control Register):

- Thanh ghi PCON không có bit định vị. Nó ở địa chỉ 87H chứa nhiều bit điều khiển. Thanh ghi  PCON được tóm tắt như sau:

Bit	Ký hiệu	Mô tả
7	SMOD	Bit tăng gấp đôi tốc độ baud, bit này khi set làm cho tốc độ baud tăng 2 ở các chế độ 1,2 và 3 của port nối tiếp
6	-	Không định nghĩa
5	-	Không định nghĩa
4	-	Không định nghĩa
3	GF1	Bit cờ đa mục đích 1
2	GF0	Bit cờ đa mục đích 0
1	PD	Nguồn giảm; thiết lập để tích cực chế độ nguồn giảm, chỉ ra klhỏi chế độ bằng reset.
0	IDL	Chế độ nghỉ; thiết lập để tích cực chế độ nghỉ, chỉ ra khỏi chế độ bằng 1 ngắt hay reset hệ thống.

            Các bit điều khiền nguồn, nguồn giảm PD và nghỉ IDL, hợp lệ trong tất cả các chip thuộc họ MCS-51, nhưng chỉ được thực hiện trong các phiên bản CMOS của họ MCS-51. PCON không được định địa chỉ bit

Chế độ nguồn giảm:

Lệnh thiết lập bit PD =1 sẽ là lệnh sau cùng được thực thi trước khi đi vào chế độ nguồn giảm. Ơ chế độ nguồn giảm:

            (1)  mạch dao động trên chip ngừng hoạt động

            (2)  mọi chức năng ngừng hoạt động

            (3)  nội dung của RAM trên chip được duy trì

            (4)  các chân port duy trì mức logic của chúng

            (5)  ALE và PSEN\ được giữ ở mức thấp. Chỉ ra khỏi chế độ này bằng cách reset hệ thống.

            Trong suốt thời gian ở chế độ nguồn giảm,Vcc có điện áp là 2V. Cần phải giữ cho Vcc không thấp hơn sau khi đạt được chế độ nguồn giảm và cần phục hồi Vcc = 5V tối thiểu là 10 chu kỳ dao động trước khi chân RST đạ mức thấp lần nữa.

            Chế độ nghỉ:

Lệnh thiết lập bit IDL =1 sẽ là lệnh sau cùng được thực thi trước khi đi vao chế độ nghỉ. Ở chế độ nghỉ, tín hiệu clock nội được khóa không cho đến CPU nhưng không khóa đối với các chức năng ngắt, định thời và port nối tiếp. Trang thái của CPU được duy trì và nội dung của tất cả các thanh ghi cũng đươc giữ không đổi. Các chân port cũng được duy trì các mức logic của chúng. ALE và PSEN\ được giữ ở mức cao. Chế độ nghỉ kết thúc bằng cách cho phép ngắt hoặc bằng cách reset hệ thống. Cả hai cách vừa nêu đều xóa bit IDL

3. Bộ nhớ ngoài (external memory) :

            - 8951 có khả năng mở rộng bộ nhớ lên đến 64K byte  bộ nhớ chương trình và 64k byte bộ nhớ dữ liệu ngoài. Do đó có thể dùng thêm RAM và ROM nếu cần.

- Khi dùng bộ nhớ ngoài, Port0 không còn chức năng I/O nữa. Nó được kết hợp giữa bus địa chỉ (A0-A7) và bus dữ liệu (D0-D7) với tín hiệu ALE để chốt byte thấp của bus địa chỉ khi bắt đầu mỗi chu kỳ bộ nhớ ngoài. Port 2 thường (nhưng không phải là luôn luôn) được cho là byte cao của bus địa chỉ.

Truy xuất bộ nhớ mã ngoài (Accessing External Code Memory) :

• Bộ nhớ chương trình bên ngoài là bộ nhớ ROM được cho phép của tín hiệu PSEN\. Sự kết nối phần cứng của bộ nhớ EPROM như sau:

   -Một chu kỳ máy của 8051 có 12 chu kỳ dao động. Nếu bộ dao động trên chip có tần số là 12 MHz, một chu kỳ máy dài 1 us. Trong một chu kỳ máy điển hình, ALE có hai xung và hai byte của lệnh được đọc từ bộ nhớ chương trình (nếu chỉ có 1 byte thi byte thứ 2 bi loại bỏ ). Giản đồ thời gian cho chu kỳ máy này, được gọi là chu kỳ tìm nạp được thể hiện như sau

  Giản đồ thời gian của chu kỳ tìm-nạp lệnh ở bộ nhớ ngoài

            PCH (program counter high byte): byte cao của PC

Truy xuất bộ nhớ dữ liệu ngoài (Accessing External Data Memory):

- Bộ nhớ dữ liệu ngoài là một bộ nhớ RAM  được đọc hoặc ghi khi được cho phép của tín hiệu RD\ và WR. Hai tín hiệu này nằm ở chân P3.7 (RD) và P3.6 (WR). Lệnh MOVX được dùng để truy xuất bộ nhớ dữ liệu ngoài và dùng một bộ đệm dữ liệu 16 bit (DPTR), R0 hoặc R1 như là một thanh ghi địa chỉ.

- Các RAM có thể giao tiếp với 8951 tương tự cách thức như EPROM ngoại trừ chân RD\ của 8951 nối với chân OE\ (Output Enable) của RAM và chân WR\ của 8951 nối với chân WE\ của RAM. Sự nối các bus địa chỉ và dữ liệu tương tự như cách nối của EPROM.

Sự giải mã địa chỉ (Address Decoding):

            - Sự giải mã địa chỉ là một yêu cầu tất yếu để  chọn EPROM, RAM, 8279, … Sự giải mã địa chỉ đối với 8951 để chọn các vùng nhớ ngoài như các vi điều khiển. Nếu các con EPROM hoặc RAM 8K được dùng thì các bus địa chỉ phải được giải mã để chọn các IC nhớ nằm trong phạm vi giới hạn 8K: 0000H¸1FFFH, 2000H¸3FFFH, . .

            - Một cách cụ thể, IC giải mã 74HC138 được dùng với những ngõ ra của nó được nối với những ngõ vào chọn Chip CS (Chip Select) trên những IC nhớ EPROM, RAM, … Hình sau đây cho phép kết nối nhiều EPROM và RAM.

                                    Giải mã địa chỉ

• Sự đè lên nhau của các vùng nhớ dữ liệu ngoài:

      - Vì bộ nhớ chương trình là ROM, nên nảy sinh một vấn đề bất tiện khi phát triển phần mềm cho vi điều khiển. Một nhược điểm chung của 8951 là các vùng nhớ dữ liệu ngoài nằm đè lên nhau, vì tín hiệu PSEN\ được dùng để đọc bộ nhớ mã ngoài và tín hiệu RD\ được dùng để đọc bộ nhớ dữ liệu, nên một bộ nhớ RAM có thể chứa cả chương trình và dữ  liệu bằng cách nối đường OE\ của RAM đến ngõ ra một cổng AND có hai ngõ vào PSEN\ và RD\. Sơ đồ mạch như hình sau cho phép cho phép bộ nhớ RAM có hai chức năng vừa là bộ nhớ chương trình vừa là bộ nhớ dữ liệu:

Overlapping the External code and data space

            -Vậy một chương trình có thể được tải vào RAM bằng cách xem nó như bộ nhớ dữ liệu và thi hành chương trình  băng cách xem nó như bộ nhớ chương trình.

       Hoạt động Reset:

            - 8951 được reset bằng cách giữ chân RST ở mức cao tối thiểu 2 chu kỳ máy, sau đó xuống mức thấp để 8951 bắt đầu làm việc. RST có thể kích bằng tay bằng một phím nhấn thường hở, sơ đồ mạch reset như sau:

Manual Reset

Reset bằng tay.

Trạng thái của tất cả các thanh ghi trong 8951 sau khi reset hệ thống được tóm tắt như sau:

Thanh ghi	Nội dung
Đếm chương trình PC Thanh ghi tích lũy A Thanh ghi B Thanh ghi thái PSW SP DPRT Port 0 đến port 3 IP   IE   Các thanh ghi định thời SCON  SBUF PCON (MHOS) PCON (CMOS)	0000H 00H 00H 00H 07H 0000H FFH xxx0 0000 B (8031/8051) xx00 0000 B (8032/8052) 0x0x 0000 B (8031/8051) 0x00 0000 B (8032/8052) 00H 00H 00H 0xxx xxxx B 0xxx 0000 B

            -Thanh ghi quan trọng nhất trong các thanh ghi này có lẽ là thanh ghi PC (bộ đếm chương trình), được nạp giá trị 0000H. Khi ngõ vào RST xuống mức thấp, chương trình luôn bắt đầu tại địa chỉ 0000H của bộ nhớ chương trình. Nội dung của RAM trên chip không bị thay đổi bởi tác động của ngõ vào reset.

IV. HOẠT ĐỘNG BỘ ĐỊNH THỜI CỦA 89C51:       

                  1. Giới thiệu:

                  - Bộ định thời của Timer là một chuỗi các Flip Flop được chia làm 2, nó nhận tín hiệu vào là một nguồn xung clock, xung clock được đưa vào Flip Flop thứ nhất là xung clock của Flip Flop thứ hai mà nó cũng chia tần số clock này cho 2 và  cứ tiếp tục.

            - Vì mỗi tầng kế tiếp chia cho 2, nên Timer n tầng phải chia tần số clock ngõ vào cho 2ⁿ. Ngõ ra của tầng cuối cùng là clock của Flip Flop tràn Timer hoặc cờ mà nó kiểm tra bởi phần mềm hoặc sinh ra ngắt. Giá trị nhị phân trong các FF của bộ Timer có thể được nghĩ như đếm xung clock hoặc các sự kiện quan trọng bởi vì Timer  được khởi động. Ví dụ Timer 16 bit có thể đếm đến từ FFFFH sang 0000H.   

- Các Timer được ứng dụng thực tế cho các hoạt động định hướng. 8951 có 2 bộ Timer 16 bit, mỗi Timer có 4 mode hoạt động. Các Timer dùng để đếm giờ, đếm các sự kiện cần thiết và sự sinh ra tốc độ của tốc độ Baud bởi sự gắn liền Port nối tiếp.

- Mỗi sự định thời là một Timer 16 bit, do đó tầng cuối cùng là tầng thứ 16 sẽ chia tần số clock vào cho 2¹⁶ = 65.536.

            - Trong các ứng dụng định thời, 1 Timer được lập trình để tràn ở một khoảng thời gian đều đặn và được set cờ tràn Timer. Cờ được dùng để đồng bộ chương trình để thực hiện một hoạt động như việc đưa tới 1 tầng các ngõ vào hoặc gởi dữ liệu đếm ngõ ra. Các ứng dụng khác có sử dụng việc ghi giờ đều đều của Timer để đo thời gian đã trôi qua hai trạng thái (ví dụ đo độ rộng xung).Việc đếm một sự kiện được dùng để xác định số lần xuất hiện của sự kiện đó, tức thời gian trôi qua giữa các sự kiện.

.................................................................

                                    DEC 32H

                                                LJMP X__

                                    X5:      DEC 31H

                                                LJMP X10

                                    X6:      MOV 31H,#09H

                                                DEC 30H

                                                LJMP X10

;NHANH 2

                                    X1:      MOV 30H,#02

                                                MOV 31H,#05

                                                MOV 32H,#03

                                                MOV 33H,#00

                                                MOV R5,#00

                                                mov p1,#00001100b

                                    X27:   CALL GMA

                                                MOV R3,#2

                                    X21_: MOV R2,#200

                                    X21:   CALL HTHI

                                                DJNZ R2,X21

                                                DJNZ R3,X21_

                                                MOV A,31H

                                                CJNE A,#00H,X22

                                                MOV A,30H

                                                CJNE A,#00,X23

                                                CJNE R5,#00,X

                                                MOV 31H,#05

                                                INC R5

                                                mov p1,#00010100b

                                                SJMP X27                 

                        x___:              MOV A,33H

                                                CJNE A,#00,X24

                                                MOV A,32H

                                                CJNE A,#00,X25

                        X:                    CPL P3.0

                                                LJMP X11

                        X22:               DEC 31H

                                                LJMP X___

                        X23:               MOV 31H,#09

                                                DEC 30H

                                                LJMP X___

                        X24:               DEC 33H

                                                LJMP X27

                        X25:               MOV 33H,#09

                                                DEC 32H

                                                LJMP X27

                        GMA:             MOV DPH,#02H

                                                MOV R0,#20H

                                                MOV R1,#30H

                        X41:               MOV DPL,@R1

                                                MOV A,#00

                                                MOVC A,@A+DPTR

                                                MOV @R0,A

                                                INC R0

                                                INC R1

                                                CJNE R0,#24H,X41

                                                RET

                        HTHI:             MOV R0,#20H

                                                MOV R1,#40H

                        HT:                 MOV P0,@R0

                                                MOV DPL,R1

                                                MOV A,#00

                                                MOVC A,@A+DPTR

                                                MOV P2,A

                                                ALL DELAY

                                                INC R0

                                                INC R1

                                                CJNE R1,#44H,HT

                                                RET

                        DELAY:        

                                                MOV R6,#20

                        DEL1:             MOV R7,#20

                        DEL:               DJNZ R7,DEL

                                                DJNZ R6,DEL1

                                                RET

            ORG 200H

                        DB 0C0H,0F9H,0A4H,0B0H,99H,92H,82H,0F8H,80H,90H

            ORG 240H

                        DB 0FEH,0FDH,0EFH,0DFH,0BFH,7FH

            END

5. MẠCH ĐIỀU KHIỂN

1.sơ đồ nguyên lý:   

2.Nguyên lý hoặt động:

Với mạch điều khiển này nó sẽ xuất tín hiệu để điều khiển các phần trên bộ thí nghiệm như led đơn, led ma trận, led 7 đoạn, bàn phím, …..ADC 0809. Với mạch điều khiển này tín hiệu khi xuất đi thì qua  IC đệm để nâng dòng lên khoảng vài chục mA.

6. MẠCH NGUỒN

            Trong mạch điện tử các IC (nhất là IC số) hoạt động ở mức điện áp ổn định(5V) nếu điện áp cấp cho các IC này thay đổi lớn dẫn đến các mối nối bán dẫn trong IC bị đánh thủng.do đó ta cần tạo các điện áp ổn định để cấp cho các IC này bằng IC ổn áp.Điện áp ngõ vào Vi là điện áp một chiều có giá trị vài chục volt vì vậy mạch phải có biến áp để hạ áp từ 220V xuống tầm vài chục volt tùy theo yêu cầu và giá trị điện áp ngõ vào Vi này cũng có thể thay đổi trong phạm vi tương đối rộng(khoảng vài volt ) nhưng điện áp ngõ ra Vo có giá trị ổn định không thay đổi.

*.Mạch nguồn dùng IC 7805

+Điện áp cấp cho IC ổn áp luôn phải lớn hơn điện áp ra .

+Tụ C1 là tụ làm phẳng tín hiệu chỉnh lưu nên có giá trị lớn(tu 1000MF đến 2200MF)

+Tụ C2 là tụ lọc gai nhiễu (104)

+Tụ C3 là tu lọc nhiễu cho ngõ ra (104)

+Dòng vào và ra của 7805 dưới 1A (500 mA là tối đa)

XI.   SƠ ĐỒ KHỐI BỐ TRÍ LINH KIỆN

CHƯƠNG KẾT LUẬN

Trong thời gian thực hiện đề tài này, dưới sự chỉ dẫn tận tình của thầy  và nhiều thầy cô trong khoa Điện Tử – Tin Học cùng với những ý kiến đóng góp của các bạn . Nhóm chúng em đã cố gắn hoàn thành đồ án theo đúng yêu cầu và thời gian quy định.

            Tuy nhiên do thời gian có hạn và sự hiểu biết chưa sâu , nên không tránh khỏi sự thiếu sót kính mong thầy cô và các bạn đóng góp ý kiến để đồ án ngày càng được hoàn chỉnh hơn . Và trong tập đồ án này chúng em trình bài các phần như sau:

            ó Phần lý thuyết :

            Giới thiệu ADC

            Giới thiệu họ vi xử lý 89C51 và các phần liên quan đến quyển đồ án này.

            ó Phần thực hành :

            Thiết kế và thi công Bộ Thí Nghiệm Vi Xử Lý với các phần:

                        + Mạch nạp

                        + Khối hiển thị led đơn

                        + Khối hiển thị led 7 đọan

                        + Khối hiển thị led ma trận

                        + Khối chuyển đổi ADC

                        + Khối mở rộng port

                        + Khối bàn phím

                        + Khối hiển thị đèn giao thông

                        + Khối mạch điều khiển

                        + Khối nguồn

Tài liệu tham khảo:

Họ vi điều khiển 8051                     Tống Văn On, Hoàng Đức Hải

Điện tử căn bản                                Thượng Văn Bé