ĐỒ ÁN TỐT NGHIỆP ĐIỆN TỬ MẠCH QUANG BÁO, thuyết minh ĐỒ ÁN TỐT NGHIỆP ĐIỆN TỬ, MẠCH QUANG BÁO
Trong thời đại hiện nay, tốc độ các ngành sản xuất công nghiệp không ngừng phát triển do nhu cầu ngày càng cao của cụôc sống. Đặc biệt có thể nói những ngành nghề hiện nay luôn yêu cầu khả năng tự động hóa nhằm tiết kiệm sức lao động cũng như dễ dàng cho con người trong việc quản lý, điều khiển, vận hành.v.v..
Đáp ứng những nhu cầu đó các hãng sản xuất các thiết bị tự động hóa đã tạo ra các chip Vi Điều Khiển nhằm thuận tiện cho con người trong việc “ Điều Khiển Lập Trình”. Đây là những con chip được chế tạo với khả năng xử lý rất cao đồng thời dễ dàng cho người sử dụng. Nó có ưu điểm là tiêu thụ dòng thấp và xử lý chính xác, dễ điều khiển, lập trình nên các chip Vi Điều Khiển này thường được các nhà thiết kế tin dùng.
Với yêu cầu của mạch quang báo led ma trận chúng em đã sử dụng chip Vi Điều Khiển làm khối xử lý trung tâm.
Trong mạch quang báo dùng Vi Điều Khiển ở quyển sách này, những người thiết kế mong muốn truyền tải đến các bạn những ý tưởng thông qua ma trận led. Chúng ta có thể dễ dàng cho hiển thị lên những chữ, số cũng như các kí tự.
Do diều kiện thời gian và nhân lực còn hạn chế nên quyển sách này không tránh khỏi những sai sót. Để mạch được hòan thiện hơn rất mong được sự giúp đơ, chỉ dẫn thêm của quí thầy cô và các bạn.
MỤC LỤC
Chương 1 : Khảo sát vi điều khiển 89C52 ....................................7
- Giới thiệu phần cứng họ MCS-52 (89C52)
- Khảo sát sơ đồ chân IC 89C52
- Cấu trúc bên trong của vi điều khiển
- Hoạt động Timer của 89C52
Chương 2 : Phần cứng mạch quang báo ....................................... 23
- Khối xử lí trung tâm
- Phân vùng địa chỉ
- Khối giải mã chọn cột
- Khối hiển thị
- Khối mở rộng
Chương 3 : Lưu đồ giải thuật hiện chữ………………………………………………………43
Chương 4 : Chương trình hoạt động ..………………………………………………………. 44
Chương 1:
KHẢO SÁT VI ĐIỀU KHIỂN 89C52
I .GIỚI THIỆU PHẦN CỨNG HỌ MCS –52(89C52):
- GIỚI THIỆU HỌ MCS -52: là họ IC vi điều khiển do hãng Intel sản xuất. Các IC tiêu biểu cho họ là 8032và 8052,8952... các sản phẩm họ MCS-52 thích hợp cho nhữnh ứng dụng điều khiển.
Các đặc điểm IC 8952 được tóm tắt như sau:
- 8KB Rom nội, có thể lập trình lại nhanh và có thể chịu được hơn 1000 chu kì ghi/xóa.
- Tần số hoạt động từ: 0Hz đến 24 MHz
- 3 mức khóa bộ nhớ lập trình
- 3 bộ Timer/counter 16 Bit
- 256byte ram nội
- 4 Port xuất /nhập I/O 8 bit.
- Giao tiếp nối tiếp.
- 64 KB vùng nhớ mã ngoài
- 64 KB vùng nhớ dữ liệu ngoại.
- Xử lý Boolean (hoạt động trên bit đơn).
- 210 vị trí nhớ có thể định vị bit.
- 4 ms cho hoạt động nhân hoặc chia.
- Sơ khối của AT8952:
II.KHẢO SÁT SƠ ĐỒ CHÂN 89C52– CHỨC NĂNG CỦA TỪNG CHÂN:
- Sơ đồ chân 89C52:
- Chức năng của các chân 8952:
- Port 0: là port có 2 chức năng ở các chân 32 –> 39 của IC 8952.Trong các thiết kế cỡ nhỏ không dùng bộ nhớ mở rộng nó có chức năng như các đường IO. Đối với các thiết kế cỡ lớn có bộ nhớ mở rộng, nó được kết hợp giữa bus địa chỉ và bus dữ liệu.
- Port 1: là port IO trên các chân 1-8. Các chân được ký hiệu P1.0, P1.1, P1.2, … có thề dùng cho giao tiếp với các thiết bị ngoài nếu cần.
- Port 2: là 1 port có tác dụng kép trên các chân 21- 28 được dùng như các đường xuất nhập hoặc là byte cao của bus địa chỉ đối với các thiết bị dùng bộ nhớ mở rộng.
- Port 3:là port có tác dụng kép trên các chân 10-17. Các chân của port này có nhiều chức năng.
|
Bit |
Tên |
Chức năng chuyển đổi |
|
P3.0 P3.1 P3.2 P3.3 P3.4 P3.5 P3.6 P3.7 |
RXT TXD INT0\ INT1\ T0 T1 WR\ RD\ |
Ngõ vào dữ liệu nối tiếp. Ngõ xuất dữ liệu nối tiếp. Ngõ vào ngắt cứng thứ 0. Ngõ vào ngắt cứng thư 1. Ngõ vào củaTIMER/COUNTER thứ 0. Ngõ vào củaTIMER/COUNTER thứ 1. Tín hiệu ghi dữ liệu lên bộ nhớ ngoài. Tín hiệu đọc bộ nhớ dữ liệu ngoài.
|
- Các ngõ tín hiệu điều khiển :
- Ngõ tín hiệu PSEN (Program store enable) : là tín hiệu ngõ ra ở chân 29 có tác dụng cho phép đọc bộ nhớ chương trình mở rộng thường được nói đến chân 0E\ (output enable) của Eprom cho phép đọc các byte mã lệnh.
- Ngõ tín hiệu điều khiển ALE (Address Latch Enable): Tín hiệu ra ALE ở chân thứ 30 dùng làm tín hiệu điều khiển để giải đa hợp các đường địa chỉ và dữ liệu khi kết nối chúng với IC chốt. Tín hiệu ra ở chân ALE là một xung
- Các xung tín hiệu ALE có tốc độ bằng 1/6 lần tần số dao động trên chip và có thể được dùng làm tín hiệu clock cho các phần khác của hệ thống.
- Ngõ tín hiệu EA\(External Access) : Tín hiệu vào EA\ ở chân 31 thường được lên mức 1 hoặc mức 0. Nếu ở mức 1, 8952 thi hành chương trình từ ROM nội trong khoảng địa chỉ thấp 8 Kbyte. Nếu ở mức 0, 8952 sẽ thi hành chương trình từ bộ nhớ mở rộng. Chân EA\ được lấy làm chân cấp nguồn 21V khi lập trình cho Eprom trong 8952.
- Ngõ tín hiệu RST (Reset) : Ngõ vào RST ở chân 9 là ngõ vào Reset của 8952.Khi ngõ vào tín hiệu này đưa lên cao ít nhất là 2 chu kỳ máy, các thanh ghi bên trong được nạp những giá trị thích hợp để khởi động hệ thống. Khi cấp điện mạch tự động Reset.
- Các ngõ vào bộ dao động X1,X2 : Bộ dao động được được tích hợp bên trong 8952 khi sử dụng 8952 người thiết kế chỉ cần kết nối thêm thạch anh và các tụ. Tần số thạch anh thường sử dụng cho 8952 là 12Mhz.
-
CẤU TRÚC BÊN TRONG VI ĐIỀU KHIỂN :
- Tổ chức bộ nhớ :
Bảng tóm tắt các vùng nhớ 8952
Bản đồ bộ nhớ Data trên Chip như sau:
|
|
||||
|
FFH |
|
|
FF |
|
|
||||||||||||||
|
|
|
|
F0 |
F7 |
F6 |
F5 |
F4 |
F3 |
F2 |
F1 |
F0 |
B |
|||||||
|
|
RAM đa dụng |
|
|
|
|
||||||||||||||
|
|
|
|
E0 |
E7 |
E6 |
E5 |
E4 |
E3 |
E2 |
E1 |
E0 |
ACC |
|||||||
|
|
|
|
|
|
|
||||||||||||||
|
|
|
|
D0 |
D7 |
D6 |
D5 |
D4 |
D3 |
D2 |
D1 |
D0 |
PSW |
|||||||
|
|
|
|
|
|
|
||||||||||||||
|
30 |
|
|
B8 |
- |
- |
- |
BC |
BB |
BA |
B9 |
B8 |
IP |
|||||||
|
2F |
7F |
7E |
7D |
7C |
7B |
7A |
79 |
78 |
|
|
|
|
|
|
|
|
|
|
|
|
2E |
77 |
76 |
75 |
74 |
73 |
72 |
71 |
70 |
|
B0 |
B7 |
B6 |
B5 |
B4 |
B3 |
B2 |
B1 |
B0 |
P.3 |
|
2D |
6F |
6E |
6D |
6C |
6B |
6A |
69 |
68 |
|
|
|
|
|
|
|
|
|
|
|
|
2C |
67 |
66 |
65 |
64 |
63 |
62 |
61 |
60 |
|
A8 |
AF |
|
|
AC |
AB |
AA |
A9 |
A8 |
IE |
|
2B |
5F |
5E |
5D |
5C |
5B |
5A |
59 |
58 |
|
|
|
|
|
|
|
|
|
|
|
|
2A |
57 |
56 |
55 |
54 |
53 |
52 |
51 |
50 |
|
A0 |
A7 |
A6 |
A5 |
A4 |
A3 |
A2 |
A1 |
A0 |
P2 |
|
29 |
4F |
4E |
4D |
4C |
4B |
4A |
49 |
48 |
|
|
|
|
|
|
|
|
|
|
|
|
28 |
47 |
46 |
45 |
44 |
43 |
42 |
41 |
40 |
|
99 |
không được địa chỉ hoá bit |
SBUF |
|||||||
|
27 |
3F |
3E |
3D |
3C |
3B |
3A |
39 |
38 |
|
98 |
9F |
9E |
9D |
9C |
9B |
9A |
99 |
98 |
SCON |
|
26 |
37 |
36 |
35 |
34 |
33 |
32 |
31 |
30 |
|
|
|
|
|||||||
|
25 |
2F |
2E |
2D |
2C |
2B |
2A |
29 |
28 |
|
90 |
97 |
96 |
95 |
94 |
93 |
92 |
91 |
90 |
P1 |
|
24 |
27 |
26 |
25 |
24 |
23 |
22 |
21 |
20 |
|
|
|
|
|||||||
|
23 |
1F |
1E |
1D |
1C |
1B |
1A |
19 |
18 |
|
8D |
không được địa chỉ hoá bit |
TH1 |
|||||||
|
22 |
17 |
16 |
15 |
14 |
13 |
12 |
11 |
10 |
|
8C |
không được địa chỉ hoá bit |
TH0 |
|||||||
|
21 |
0F |
0E |
0D |
0C |
0B |
0A |
09 |
08 |
|
8B |
không được địa chỉ hoá bit |
TL1 |
|||||||
|
20 |
07 |
06 |
05 |
04 |
03 |
02 |
01 |
00 |
|
8A |
không được địa chỉ hoá bit |
TL0 |
|||||||
|
1F |
Bank 3 |
|
89 |
không được địa chỉ hoá bit |
TMOD |
||||||||||||||
|
18 |
|
|
88 |
8F |
8E |
8D |
8C |
8B |
8A |
89 |
88 |
TCON |
|||||||
|
17 |
Bank 2 |
|
87 |
không được địa chỉ hoá bit |
PCON |
||||||||||||||
|
10 |
|
|
|
|
|
||||||||||||||
|
0F |
Bank 1 |
|
83 |
không được địa chỉ hoá bit |
DPH |
||||||||||||||
|
08 |
|
|
82 |
không được địa chỉ hoá bit |
DPL |
||||||||||||||
|
07 |
Bank thanh ghi 0 |
|
81 |
không được địa chỉ hoá bit |
SP |
||||||||||||||
|
00 |
(mặc định cho R0 -R7) |
|
88 |
87 |
86 |
85 |
84 |
83 |
82 |
81 |
80 |
P0 |
|||||||
- RAM và Các thanh ghi chức năng đặc biệt:
Bộ nhớ trong 8952 bao gồm EPROM và RAM. RAM trong 8952 bao gồm nhiều thành phần: phần lưu trữ đa dụng, phần lưu trữ địa chỉ hóa từng bit, các bank thanh ghi và các thanh ghi chức năng đặc biệt.
IC 8952 có bộ nhớ theo cấu trúc Harvard: có những vùng bộ nhớ riêng biệt cho chương trình và dữ liệu. Chương trình và dữ liệu có thể chứa bên trong 8952 nhưng 8952 vẫn có thể kết nối với 64K byte bộ nhớ chương trình và 64K byte dữ liệu.
Hai đặc tính cần chú ý là:
- Các thanh ghi và các port xuất nhập đã được định vị (xác định) trong bộ nhớ và có thể truy xuất trực tiếp.
-
Ngăn xếp bên trong Ram nội nhỏ hơn so với Ram ngoại.
- RAM : bên trong 8952 được phân chia như sau:
- Các bank thanh ghi có địa chỉ từ 00H đến 1FH.
- RAM địa chỉ hóa từng bit có địa chỉ từ 20H đến 2FH.
- RAM đa dụng từ 30H đến FFH.
- Các thanh ghi chức năng đặc biệt từ 80H đến FFH.
RAM đa dụng:
- Ta thấy 80 byte đa dụng chiếm các địa chỉ từ 30H đến 7FH, 32 byte dưới từ 00H đến 1FH cũng có thể dùng với mục đích tương tự. Mọi địa chỉ trong vùng RAM đa dụng đều có thể truy xuất tự do dùng kiểu địa chỉ trực tiếp hoặc gián tiếp.
- RAM có thể truy xuất từng bit: 8952 chứa 210 bit được địa chỉ hóa, trong đó có 128 bit có chứa các byte có chứa các địa chỉ từ 20F đến 2FH và các bit còn lại chứa trong nhóm thanh ghi có chức năng đặc biệt. Ý tưởng truy xuất từng bit bằng phần mềm là các đặc tính mạnh của Microcontroller xử lý chung. Các bít có thể được đặt, xóa, AND, OR, …, với 1 lệnh đơn. Đa số các Microcontroller xử lý đòi hỏi một chuỗi lệnh đọc– sửa- ghi để đạt được mục đích tương tự. Ngoài ra các port cũng có thể truy xuất được từng bit.
- 128 bit truy xuất từng bit này cũng có thể truy xuất như các byte hoặc như các bit phụ thuộc vào lệnh được dùng.
B.Các bank thanh ghi:
- 32 byte thấp của bộ nhớ nội được dành cho các bank thanh ghi. Bộ lệnh 8952 hỗ trợ 8 thanh ghi có tên là R0 đến R7 và theo mặc định sau khi reset hệ thống, các thanh ghi này có các địa chỉ từ 00H đến 07H.
- Các lệnh dùng các thanh ghi RO đến R7 sẽ ngắn hơn và nhanh hơn so với các lệnh có chức năng tương ứng dùng kiểu địa chỉ trực tiếp. Các dữ liệu được dùng thường xuyên nên dùng một trong các thanh ghi này.
- Do có 4 bank thanh ghi nên tại một thời điểm chỉ có một bank thanh ghi được truy xuất bởi các thanh ghi RO đến R7 đề chuyển đổi việc truy xuất các bank thanh ghi ta phải thay đổi các bit chọn bank trong thanh ghi trạng thái.
C.Các thanh ghi có chức năng đặc biệt:
- Các thanh ghi nội của 8952 được truy xuất ngầm định bởi bộ lệnh.
- Các thanh ghi trong 8952 được định dạng như một phần của RAM trên chip vì vậy mỗi thanh ghi sẽ có một địa chỉ (ngoại trừ thanh ghi bộ điếm chương trình và thanh ghi lệnh vì các thanh ghi này hiếm khi bị tác động trực tiếp). Cũng như R0 đến R7, 8952 có 21 thanh ghi có chức năng đặc biệt (SFR: Special Function Register) ở vùng trên của RAM nội từ địa chỉ 80H đến FFH.
- Chú ý: Tất cả 128 địa chỉ từ 80H đến FFH không được định nghĩa, chỉ có 21 thanh ghi có chức năng đặc biệt được định nghĩa sẵn các địa chỉ. Ngoại trừ thanh ghi A có thể được truy xuất ngầm như đã nói, đa số các thanh ghi có chức năng đặc biệt SFR có thể địa chỉ hóa từng bit hoặc byte.
D.Thanh ghi trạng thái chương trình (PSW: Program Status Word):
|
BIT |
SYMBOL |
ADDRESS |
DESCRIPTION |
|
PSW.7 |
CY |
D7H |
Cary Flag |
|
PSW.6 |
AC |
D6H |
Auxiliary Cary Flag |
|
PSW.5 |
F0 |
D5H |
Flag 0 |
|
PSW4 |
RS1 |
D4H |
Register Bank Select 1 |
|
PSW.3 |
RS0 |
D3H |
Register Bank Select 0 |
|
|
|
|
00=Bank 0; address 00H¸07H |
|
|
|
|
01=Bank 1; address 08H¸0FH |
|
|
|
|
10=Bank 2; address 10H¸17H |
|
|
|
|
11=Bank 3; address 18H¸1FH |
|
PSW.2 |
OV |
D2H |
Overlow Flag |
|
PSW.1 |
- |
D1H |
Reserved |
|
PSW.0 |
P |
DOH |
Even Parity Flag |
Bảng trạng thái chương trình ở địa chỉ D0H
Chức năng từng bit trạng thái chương trình
- Cờ Carry CY (Carry Flag) : Cờ nhớ có tác dụng kép. Thông thường nó được dùng cho các lệnh toán học.
- Cờ Carry phụ AC (Auxiliary Carry Flag): Khi cộng những giá trị BCD (Binary Code Decimal), cờ nhớ phụ AC được set nếu kết quả 4 bit thấp nằm trong phạm vi điều khiển 0AH¸ 0FH. Ngược lại AC= 0
- Cờ 0 (Flag 0) : là 1 bit cờ đa dụng.
Những bit chọn bank thanh ghi truy xuất:
- RS1 và RS0 quyết định dãy thanh ghi tích cực. Chúng được xóa sau khi reset hệ thống và được thay đổi bởi phần mềm khi cần thiết.
- Tùy theo RS1, RS0 = 00, 01, 10, 11 sẽ được chọn Bank tích cực tương ứng là Bank 0, Bank1, Bank2, Bank3.
|
RS1 |
RS0 |
BANK |
|
0 |
0 |
0 |
|
0 |
1 |
1 |
|
1 |
0 |
2 |
|
1 |
1 |
3 |
- Cờ tràn OV (Over Flag) : Cờ tràn được set sau một hoạt động cộng hoặc trừ nếu có sự tràn toán học.
- Bit Parity (P) :
- Bit tự động được set hay Clear ở mỗi chu kỳ máy để lập Parity chẵn với thanh ghi A. Sự đếm các bit 1 trong thanh ghi A cộng với bit Parity luôn luôn chẵn.
- Bit Parity thường được dùng trong sự kết hợp với những thủ tục của Port nối tiếp để tạo ra bit Parity trước khi phát đi hoặc kiểm tra bit Parity sau khi thu.
- Thanh ghi B :
- Thanh ghi B ở địa chỉ F0H được dùng cùng với thanh ghi A cho các phép toán nhân chia.
- Thanh ghi B có thể được dùng như một thanh ghi đệm trung gian đa mục đích. Nó là những bit định vị thông qua những địa chỉ từ F0H ¸ F7H.
- Con trỏ Ngăn xếp SP (Stack Pointer): Con trỏ ngăn xếp là một thanh ghi 8 bit ở địa chỉ 81H. Nó chứa địa chỉ của của byte dữ liệu hiện hành trên đỉnh ngăn xếp. Các lệnh trên ngăn xếp bao gồm các lệnh cất dữ liệu vào ngăn xếp (PUSH) và lấy dữ liệu ra khỏi ngăn xếp (POP). Lệnh cất dữ liệu vào ngăn xếp sẽ làm tăng SP trước khi ghi dữ liệu và lệnh lấy ra khỏi ngăn xếp sẽ làm giảm SP. Khi Reset 8952, SP sẽ mang giá trị mặc định là 07H và dữ liệu đầu tiên sẽ được cất vào ô nhớ ngăn xếp có địa chỉ 08H. Nếu phần mềm ứng dụng không khởi động SP một giá trị mới thì bank thanh ghi 1 có thể cả 2 và 3 sẽ không dùng được vì vùng RAM này đã được dùng làm ngăn xếp.
- Con trỏ dữ liệu DPTR (Data Pointer) : được dùng để truy xuất bộ nhớ ngoài là một thanh ghi 16 bit ở địa chỉ 82H (DPL: byte thấp) và 83H (DPH: byte cao).
- Các thanh ghi Port (Port Register) : bao gồm Port0 ở địa chỉ 80H, Port1 ở địa chỉ 90H, Port2 ở địa chỉ A0H, và Port3 ở địa chỉ B0H. Tất cả các Port này đều có thể truy xuất từng bit nên rất thuận tiện trong khả năng giao tiếp.
- Các thanh ghi Timer (Timer Register):
8952 có chứa hai bộ định thời/bộ đếm16 bit được dùng cho việc định thời được đếm sự kiện. Timer0 ở địa chỉ 8AH (TL0: byte thấp) và 8CH (TH0: byte cao). Timer1 ở địa chỉ 8BH (TL1: byte thấp) và 8DH (TH1: byte cao). Việc khởi động timer được SET bởi Timer Mode (TMOD) ở địa chỉ 89H và thanh ghi điều khiển Timer (TCON) ở địa chỉ 88H. Chỉ có TCON được địa chỉ hóa từng bit.
- Các thanh ghi Port nối tiếp (Serial Port Register):
8952 chứa một Port nối tiếp cho việc trao đổi thông tin với các thiết bị nối tiếp như máy tính, modem hoặc giao tiếp nối tiếp với các IC khác. Một thanh ghi đệm dử liệu nối tiếp (SBUF) ở địa chỉ 99H sẽdữ cảhai dữ liệu truyền và dữ liệu nhập.
- Các thanh ghi ngắt (Interrupt Register):
8952 có cấu trúc 5 nguồn ngắt, 2 mức ưu tiên. Các ngắt bị cấm sau khi bị reset hệ thống và sẽ được cho phép bằng việt ghi thanh ghi cho phép ngắt (IE) ở địa chỉ A8H. Cả hai được địa chỉ hóa từng bit.
- Thanh ghi điều khiển nguồn PCON (Power Control Register):
Thanh ghi PCON không có bit định vị. Nó ở địa chỉ 87H chứa nhiều bit điều khiển.
Thanh ghi PCON được tóm tắt như sau:
- Bit 7 (SMOD) : Bit có tốc độ Baud ở mode 1, 2, 3 ở Port nối tiếp khi set.
- Bit 6, 5, 4 : Không có địa chỉ.
- Bit 3 (GF1) : Bit cờ đa năng 1.
- Bit 2 (GF0) : Bit cờ đa năng 2 .
- Bit 1 * (PD) : Set để khởi động mode Power Down và thoát để reset.
- Bit 0 (IDL) : Set để khởi động mode Idle và thoát khi ngắt mạch hoặc reset.
Các bit điều khiển Power Down và Idle có tác dụng chính trong tất cả các IC họ MSC-51 nhưng chỉ được thi hành trong sự biên dịch của CMOS.
- Bộ nhớ ngoài (external memory) : 8952 có khả năng mở rông bộ nhớ lên đến 64K byte bộ nhớ chương trình và 64k byte bộ nhớ dữ liệu ngoài. Do đó có thể dùng thêm RAM và ROM nếu cần.
- Truy xuất bộ nhớ mã ngoài (Acessing External Code Memory): Bộ nhớ chương trình bên ngoài là bộ nhớ ROM được cho phép của tín hiệu PSEN\.
Accessing External Code Memory (Truy xuất bộ nhớ mã ngoài)
- Truy xuất bộ nhớ dữ liệu ngoài (Accessing External Data Memory):
Bộ nhớ dữ liệu ngoài là một bộ nhớ RAM được đọc hoặc ghi khi được cho phép của tín hiệu RD\ và WR. Hai tín hiệu này nằm ở chân P3.7 (RD) và P3.6 (WR).
Các RAM có thể giao tiếp với 8952 tương tự cách thức như EPROM ngoại trừ chân RD\ của 8952 nối với chân OE\ (Output Enable) của RAM và chân WR\ của 8952 nối với chânWE \của RAM. Sự nối các bus địa chỉ và dữ liệu tương tự như cách nối của EPROM.
- Sự giải mã địa chỉ (Address Decoding): Sự giải mã địa chỉ là một yêu cầu tất yếu để chọn EPROM, RAM, 8279, … Sự giải mã địa chỉ đối với 8952 để chọn các vùng nhớ ngoài như các vi điều khiển.
74HC138
Hình 1.5 Address Decoding (Giải mã địa chỉ)
- Sự đè lên nhau của các vùng nhớ dữ liệu ngoài: Một nhược điểm chung của 8952 là các vùng nhớ dữ liệu ngoài nằm đè lên nhau, vì tín hiệu PSEN\ được dùng để đọc bộ nhớ mã ngoài và tín hiệu RD\ được dùng để đọc bộ nhớ dữ liệu, nên một bộ nhớ RAM có thể chứa cả chương trình và dữ liệu bằng cách nối đường OE\ của RAM đến ngõ ra một cổng AND có hai ngõ vào PSEN\ và RD\.
PSEN/
WR/
RD
Overlapping the External code and data space
- Vậy một chương trình có thể được tải vào RAM bằng cách xem nó như bộ nhớ dữ liệu và thi hành chương trình băng cách xem nó như bộ nhớ chương trình.
- Hoạt động Reset: 8952 có ngõ vào reset RST tác động ở mức cao trong khoảng thời gian 2 chu kỳ xung máy, sau đó xuống mức thấp để 8952 bắt đầu làm
việc. RST có thể kích bằng tay bằng một phím nhấn thường hở.
Trạng thái của tất cả các thanh ghi trong 8952 sau khi reset hệ thống được tóm tắt như sau:
|
Thanh ghi |
Nội dung |
|
Đếm chương trình PC Thanh ghi tích lũyA Thanh ghi B Thanh ghi thái PSW SP DPRT Port 0 đến port 3 IP IE Các thanh ghi định thời SCON SBUF PCON (HMOS) PCON (CMOS) |
0000H 00H 00H 00H 07H 0000H FFH XXX0 0000 B 0X0X 0000 B 00H 00H 00H 0XXX XXXXH 0XXX 0000 B |
Thanh ghi quan trọng nhất là thanh ghi bộ đếm chương trình PC được reset tại địa chỉ 0000H. Nội dung của RAM trên chip không bị thay đổi bởi tác động của ngõ vào reset.
IV.HOẠT ĐỘNG TIMER CỦA 8952:
- Giới Thiệu:
Bộ định thời của Timer là một chuỗi các Flip Flop được chia làm 2, nó nhận tín hiệu vào là một nguồn xung clock. Xung clock được đưa vào Flip Flop thứ nhất là xung clock của Flip Flop thứ hai mà nó cũng chia tần số clock này cho 2 và cứ tiếp tục.
Vì mỗi tầng kế tiếp chia cho 2, nên Timer n tầng phải chia tần số clock ngõ vào cho 2n. Ngõ ra của tầng cuối cùng là clock của Flip Flop tràn Timer hoặc cờ mà nó kiểm tra bởi phần mềm hoặc sinh ra ngắt. Giá trị nhị phân trong các FF của bộ Timer có thể được nghỉ như đếm xung clock hoặc các sự kiện quan trọng bởi vì Timer được khởi động.
Các Timer được ứng dụng thực tế cho các hoạt động định hướng. 8952 có 3 bộ Timer 16 bit, mỗi Timer có 4 mode hoạt động. Các Timer dùng để đếm giờ, đếm các sự kiện cần thiết và sự sinh ra tốc độ của tốc độ Baud bởi sự gắn liền Port nối tiếp. Mỗi sự định thời là một Timer 16 bit, do đó tầng cuối cùng là tầng thứ 16 sẽ chia tần số clock vào cho 216 = 65.536.
Trong các ứng dụng định thời, 1 Timer được lập trình để tràn ở một khoảng thời gian đều đặn và được set cờ tràn Timer. Cờ được dùng để đồng bộ chương trình để thực hiện một hoạt động như việc đưa tới 1 tầng các ngõ vào hoặc gởi dữ liệu đếm ngõ ra. Các ứng dụng khác có sử dụng việc ghi giờ đều đều của Timer để đo thời gian đã trôi qua hai trạng thái (ví dụ đo độ rộng xung).Việc đếm một sự kiện được dùng để xác định số lần xuất hiện của sự kiện đó, tức thời gian trôi qua giữa các sự kiện.
Các Timer của 8952 được truy xuất bởi việc dùng 6 thanh ghi chức năng đặc biệt như sau:
|
Timer SFR |
Purpose |
Address |
Bit-Addressable |
|
TCON |
Control |
88H |
YES |
|
TMOD |
Mode |
89H |
NO |
|
TL0 |
Timer 0 low-byte |
8AH |
NO |
|
TL1 |
Timer 1 low-byte |
8BH |
NO |
|
TH0 |
Timer 0 high-byte |
8CH |
NO |
|
TH1 |
Timer 1 high-byte |
8DH |
NO |
- Thanh ghi mode timer tmod (TIMER MODE REGITER):
|
Bit |
Name |
Timer |
Description |
|
7 |
GATE |
1 |
Khi GATE = 1, Timer chỉ làm việc khi INT1=1 |
|
6 |
C/T |
1 |
Bit cho đếm sự kiện hay ghi giờ |
|
|
|
|
C/T = 1 : Đếm sự kiện |
|
|
|
|
C/T = 0 : Ghi giờ đều đặn |
|
5 |
M1 |
1 |
Bit chọn mode của Timer 1 |
|
4 |
M0 |
1 |
Bit chọn mode của Timer 1 |
|
3 |
GATE |
0 |
Bit cổng của Timer 0 |
|
2 |
C/T |
0 |
Bit chọn Counter/Timer của Timer 0 |
|
1 |
M1 |
0 |
Bit chọn mode của Timer 0 |
|
0 |
M0 |
0 |
Bit chọn mode của Timer 0 |
Thanh ghi mode gồm hai nhóm 4 bit là: 4 bit thấp đặt mode hoạt động cho Timer 0 và 4 bit cao đặt mode hoạt động cho Timer 1. 8 bit của thanh ghi TMOD được tóm tắt như sau: ( TMOD không có bit định vị, nó thường được LOAD một lần bởi phần mềm ở đầu chương trình để khởi động mode Timer).
|
M1 |
M0 |
MODE |
DESCRIPTION |
|
0 |
0 |
0 |
Mode Timer 13 bit (mode 8048) |
|
0 |
1 |
1 |
Mode Timer 16 bit |
|
1 |
0 |
2 |
Mode tự động nạp 8 bit |
|
1 |
1 |
3 |
Mode Timer tách ra : Timer 0 : TL0 là Timer 8 bit được điều khiển bởi các bit của Timer 0. TH0 tương tự nhưng được điều khiển bởi các bit của mode Timer 1. Timer 1 : Được ngừng lại. |
Hai bit M0 và M1 của TMOD để chọn mode cho Timer 0 hoặc Timer 1.
- Thanh ghi điều khiển timer tcon (TIMER CONTROL REGISTER) :
Thanh ghi điều khiển bao gồm các bit trạng thái và các bit điều khiển bởi Timer 0 và Timer 1. Thanh ghi TCON có bit định vị. Hoạt động của từng bit được tóm tắt như sau:
|
Bit |
Symbol |
Bit Address |
Description |
|
TCON.7 |
TF1 |
8FH |
Cờ tràn Timer 1 được set bởi phần cứng ở sự tràn, được xóabởi phần mềm hoặc bởi phần cứng khi các vectơxử lý đến thủ tục phục vụ ngắt ISR |
|
TCON.6 |
TR1 |
8EH |
Bit điều khiển chạy Timer 1 được set hoặc xóa bởi phần mềm để chạy hoặc ngưng chạy Timer. |
|
TCON.5 |
TF0 |
8DH |
Cờ tràn Timer 0(hoạt động tương tự TF1) |
|
TCON.4 |
TR0 |
8CH |
Bit điều khiển chạy Timer 0 (giống TR1) |
|
TCON.3 |
IE1 |
8BH |
Cờ kiểu ngắt 1 ngoài. Khi cạnh xuống xuất hiện trên INT1 thì IE1 được xóa bởi phần mềm hoặc phần cứng khi CPU định hướng đến thủ tục phục vụ ngắt ngoài. |
|
TCON.2 |
IT1 |
8AH |
Cờ kiểu ngắt 1 ngoài được set hoặc xóa bằng phấn mềm bởi cạnh kích hoạt bởi sự ngắt ngoài. |
|
TCON.1 |
IE0 |
89H |
Cờ cạnh ngắt 0 ngoài |
|
TCON |
IT0 |
88H |
Cờ kiểu ngắt 0 ngoài. |
- Các mode và cờ tràn (TIMER MODES AND OVERFLOW) : 8952 có 2 Timer là Timer 0 và timer 1. Ta dùng ký hiệu TLx và Thx để chỉ 2 thanh ghi byte thấp và byte cao của Timer 0 hoặc Tmer 1.
- Các nguồn xung clock (CLOCK SOURCES) : có hai nguồn xung clock có thể đếm giờ là sự định giờ bên trong và sự đếm sự kiện bên ngoài. Bit C/T trong TMOD cho phép chọn 1 trong 2 khi Timer được khởi động.
Clock Source
- Sự bắt đầu, kết thúc và sự điều khiển các timer (STARTING, STOPPING AND CONTROLLING THE TIMER):
Bit TRx trong thanh ghi có bit định vị TCON được điều khiển bởi phần mềm để bắt đầu hoặc kết thúc các Timer. Để bắt đầu các Timer ta set bit TRx và để kết thúc Timer ta Clear TRx. Ví dụ Timer 0 được bắt đầu bởi lệnh SETB TR0 và được kết thúc bởi lệnh CLR TR0 (bit Gate= 0). Bit TRx bị xóa sau sự reset hệ thống, do đó các Timer bị cấm bằng sự mặc định.
Timer Operating Mode 1
- Sự khởi động và truy xuất các thanh ghi Timer:
Các Timer được khởi động 1 lần ở đầu chương trình để đặt mode hoạt động cho chúng. Sau đó trong chương trình các Timer được bắt đầu, được xóa, các thanh ghi Timer được đọc và cập nhật . . . theo yêu cầu của từng ứng dụng cụ thể.
CHƯƠNG 2:
PHẦN CỨNG MẠCH QUANG BÁO HIỆN CHỮ
I.CẤU TRÚC TỔNG QUÁT:
Sơ đồ khối mạch quang báo
Board mạch điều khiển đóng vai trò bộ điều khiển trung tâm, chịu trách nhiệm về tất cả các hoạt động của mạch, được thiết kế chia ra các khối như sau:
- Khối xử lí trung tâm: dùng vi điều khiển AT89C52.
- Khối giải mã địa chỉ: dùng giải mã cho việc chọn chip 82C55 bằng cách dùng 74LS154.
- Khối điều khiển LED ma trận: dùng 10 IC 82C55 điều khiển chọn cột và 2 IC 82C55 xuất hàng.
- Khối hiển thị: 7680 led đơn được mắc theo kiểu ma trận tương đương với 120 led ma trận 8x8 cho phép hiển thị chữ cái.
II.KHỐI NGUỒN:
Trong mạch chúng em sử dụng một mức nguồn là 5VDC. Nguồn cung cấp cũng là một bộ phận đóng vai trò quan trọng vì đồ án chúng em là quang báo dùng led hiển thị. Nếu bộ nguồn không cung cấp đủ dòng cho khối hiển thị hay bộ nguồn hoạt động chập chờn không ổn định thì rất có hại cho led và cho các khối khác. Do các yêu cầu trên nên chúng em thiết kế bộ nguồn cung cấp cho toàn mạch như sau:
Sơ đồ nguyên lý mạch nguồn cấp cho mạch điều khiển.
|
Sơ đồ nguyên lý mạch nguồn cung cấp cho led.
III.KHỐI XỬ LÝ TRUNG TÂM:
Đứng ở trung tâm là vi điều khiển AT89C52. Sở dĩ dùng AT89C52 mà không dùng các IC khác trong họ MCS -51 là vì IC89C52 có 8KB bộ nhớ ROM.
Chân /EA được nối lên +5V điều này tương ứng với việc AT89C52 sẽ thực thi chương trình bên trong bộ nhớ nội.
Bộ dao động gồm thạch anh X1 ,X2 và tụ C1, C2 được nối đến chân XTAL1 và XTAL2. Xung clock cho các hoạt động bên trong của AT89C52 sẽ có tần số bằng tần số của thạch anh chia cho 12. Ta dùng thạch anh 12MHz để tần số xung clock là 1MHz, tương ứng với một chu kì máy tốn 1us nên rất dễ tạo một Timer thời gian chính xác.
Mạch Reset gồm C3, R2 cho tác vụ auto-reset (Reset khi mới cấp nguồn). Ngoài ra còn có R1 và SW1 cho các tác vụ manual-reset (Reset bằng phím nhấn).
Bốn chân của Port2 (P2.4 – P2.7) xuất tín hiệu điều khiển IC giải mã địa chỉ.
Port0 xuất dữ liệu cho qua 82C55.
P1.0 và P1.1điều khiển tín hiệu A0 và A1 của 82C55.
P3.6 và P3.7 điều khiển tín hiệu RD và WR của 82C55.
IV.PHÂN VÙNG ĐỊA CHỈ:
Giới thiệu IC 74LS154: IC 74LS154 là loại IC dùng giải mã/giải đa hợp (Decoder/Demultiplexer) 4 sang 16 có ngõ ra tích cực mức thấp. Nó làm việc được với tần số cao, nó đặc biệt thích hợp khi dùng làm bộ giải mã địa chỉ tác động vào chân chọn IC (Chip Select) của các IC nhớ lưỡng cực.
1.Sơ đồ chân:
*Chức năng các chân của IC 74LS154:
VCC, GND: dùng cấp nguồn cho IC hoạt động. VCC được nối đến cực dương của nguồn (+5V do là IC họ TTL), GND được nối đến cực âm của nguồn (0V).A, B, C, D: các ngõ vào chọn trạng thái ngõ ra (có thể coi như đây là các đường địa chỉ của IC 74LS154). Tổ hợp trạng thái logic của 4 ngõ vào này ta sẽ được 16 trạng thái logic khác nhau ở 16 ngõ ra của IC (24 = 16).
G1, G2, : 2 ngõ vào điều khiển IC 74LS154. IC chỉ được phép hoạt động bình thường khi cả 2 chân này đều ở mức logic cho phép IC hoạt động (cụ thể là G1, G2 ở mức logic thấp). Chỉ cần 1 trong 2 chân này ở mức logic không phù hợp thì IC sẽ bị cấm ngay lập tức (tất cả các ngõ ra đều ở mức logic cao) bất chấp trạng thái ở các ngõ vào còn lại.
Y0 – Y15: các ngõ ra của IC. Tùy thuộc vào trạng thái của các đường địa chỉ mà ta có trạng thái ở ngõ ra tương ứng. Khi IC đang hoạt động bình thường (cả 2 chân điều khiển đều ở mức logic cho phép) thì tại một thời điểm nhất định chỉ có một ngõ ra duy nhất được ở mức logic thấp, tất cả các ngõ còn lại đều phải ở mức logic cao.
2. Sơ đồ cấu trúc bên trong của ic 74LS154
3. Bảng sự thật:
* Nguyên tắc hoạt động của IC 74LS154:
Dựa vào bảng trạng thái ta thấy: chỉ cần 1 trong 2 chân cho phép (G1, G2) ở trạng thái cấm (không cho phép IC hoạt động) thì tất cả các ngõ ra của IC 74LS154 đều ở mức logic cao bất chấp trạng thái logic của các chân địa chỉ (A, B, C, D). Chẳng hạn như khi chân G1 ở mức logic cao thì tất cả các ngõ ra của IC đều ở mức logic cao, bất chấp trạng thái của các chân còn lại như: G1, A, B, C, D.
Ta nhận thấy khi cả 4 đường địa chỉ đều ở mức logic thấp 00h (với điều kiện là các ngõ vào điều khiển đều phải ở mức logic thích hợp để IC hoạt động) thì chỉ có duy nhất một ngõ ra đầu tiên là ở mức logic thấp, tất cả các ngõ ra còn lại đều ở mức logic cao.
Khi địa chỉ đưa vào IC tăng lên một (01h) thì mức logic thấp này được chuyển đến ngõ ra thứ hai và cũng chỉ có duy nhất ngõ ra này ở mức logic thấp.
Khi địa chỉ đưa vào IC là 08h thì mức logic thấp sẽ ở ngõ ra cuối cùng (Y15).
Như vậy, mức logic thấp ở ngõ ra sẽ di chuyển tương ứng với địa chỉ đưa vào IC.
4.Mạch giải mã địa chỉ:
Việc hiển thị LED được giải mã chọn cột thông qua 4 IC 74LS4514. Ơ đây ta sử dụng IC 74LS154 để điều khiển việc hiển thị.
*Bảng phân vùng hoạt động:
|
P2.4 |
P2.5 |
P2.6
|
P2.7 |
Tín hiệu chọn |
Thiết bị ngoại vi |
|
0 |
0 |
0 |
0 |
/CS0 |
82C55_1 |
|
0 |
0 |
0 |
1 |
/CS1 |
82C55_2 |
|
0 |
0 |
1 |
0 |
/CS2 |
82C55_3 |
|
0 |
0 |
1 |
1 |
/CS3 |
82C55_4 |
|
0 |
1 |
0 |
0 |
/CS4 |
82C55_5 |
|
0 |
1 |
0 |
1 |
/CS5 |
82C55_6 |
|
0 |
1 |
1 |
0 |
/CS6 |
82C55_7 |
|
0 |
1 |
1 |
1 |
/CS7 |
82C55_8 |
|
1 |
0 |
0 |
0 |
/CS8 |
82C55_9 |
|
1 |
0 |
0 |
1 |
/CS9 |
82C55_10 |
|
1 |
0 |
1 |
0 |
/CS10 |
82C55_11 |
|
1 |
0 |
1 |
1 |
/CS11 |
82C55_12 |
V. KHỐI XUẤT TÍN HIỆU CHỌN CỘT :
Khối xuất tín hiệu chọn cột gồm 10 IC 82C55 được sử dụng và IC 89C52 điều khiển việc xuất dữ liệu của 82C55. Tại một thời điểm nhất định 1 trong 10 IC 82C55 sẽ được chọn và 1 trong những ngõ ra của nó sẽ ở mức cao, các ngõ ra còn lại ở mức thấp.
VI. KHỐI XUẤT DỮ LIỆU HÀNG:
Tín hiệu xuất hàng được thực hiện bởi 2 IC 82C55.
VII. KHỐI HIỂN THỊ:
Các cột của led ma trận được điều khiển qua 10 IC 82C55 và các hàng do 2 IC 82C55 điều khiển.
Các port ra của IC 8255 đóng mở các trasistor điều khiển các cột và các hàng của led ma trận. Đối với hàng chúng em sử dụng trasistor C1815 và cột sử dụng trasistor D468 để điều khiển led ma trận.
Phương pháp tính tóan :
Để led sáng nhất ta chọn dòng qua led là: ILED=20mA , điện áp rơi trên led là VLED=2V.
IC= ILED=20mA.
Do chúng ta sử dụng transistor C1815 để điều khiển hàng nên
Ta có: IC = bIB => IB =20 /100 =0.2 mA
R1 = (VCC-VLED)/ILED = (5 – 2)/20 = 0.15k.
R2 = (VCC –VC -VBE)/IB = (5 - 3 - 0.8) /0.2 = 6 K , chọn R2 = 5.6 k.
Transistor D468 để điều khiển hàng nên
Ta có: IC = bIB => IB =20/200 = 0.1mA.
R3 = (VCC –VBE)/IB = (5 – 0.8)/0.1 = 42k, chọn R3= 39k.
VII.KHỐI MỞ RỘNG:
Đứng ở phần này là 12 IC 8255 có chức năng mở rộng port. Với 12 IC 8255 ta có thể mở rộng port xuất nhập của Vi Xử Lý lên đến 36 port.
82C55 là IC ngoại vi được chế tạo theo công nghệ LSI dùng để giao tiếp song song giữa vi xử lý và thiết bị bên ngoài.
Mạch 8255 thường được gọi là mạch phối ghép vào/ra lập trình được (Programmable Peripheral Interface – PPI). Do khả năng mềm dẻo trong trong các ứng dụng thực tế nó là mạch phối ghép được dùng rất phổ biến cho các hệ vi xử lý 8 bit – 16 bit.
*CẤU TRÚC PHẦN CỨNG CỦA 8255:
1. Sơ đồ khối của 8255:
2.Sơ đồ chân và sơ đồ Logic:
3.Tên các chân:
D7 - D0 Data bus (Bi-Direction)
RESET Reset input (nối với tín hiệu Reset toàn bộ hệ)
CS\ Chip Select
WR\ Write input
RD\ Read input
A0, A1 Port Address
PA7 – PA0 Port A
PB7 – PB0 Port B
PC7 – PC0 Port C
8255A giao tiếp với vi xử lý thông qua 3 bus: bus dữ liệu 8 bit D7-D0, bus địa chỉ, bus điều khiển RD\; WR\; CS\; Reset.
· Mã lệnh, thông qua trạng thái và và dữ liệu đều được truyền trên 8 đường dữ liệu D7-D0. Vi xử lý gởi dữ liệu đến 8255A hoặc vi xử lý đọc dữ liệu từ 8255A tùy thuộc vào lệnh điều khiển. Các đường tín hiệu RD\, WR\ của 8255A được kết nối với các đường RD\, WR\ của vi xử lý.
· Tín hiệu Reset dùng để khởi động 8255A khi cấp địện, khi bị Reset các thanh ghi các thanh ghi bên trong 8255A đều bị xóa và 8255A ở trạng thái sẵn sàng làm việc. Khi giao tiếp với vi xử lý ngỏ vào tín hiệu Reset này được kết nối với tín hiệu Reset Out của vi xử lý.
· Tín hiệu Chip Select (CS\) dùng để lựa chọn 8255A khi vi xử lý giao tiếp với nhiều 8255A.
8255A có 3 port xuất nhập (I/O) có tên port A, port B, port C,. Port A gồm các bit PA0-PA7, port B gồm các bit PB0-PB7 và port C gồm PC0-PC7. Các port này có thể là các port input hoặc output tùy thuộc vào lệnh điều khiển, lệnh điều khiển do vi xử lý gởi tới chứa trong thanh ghi (còn gọi là thanh ghi điều khiển) để điều khiển 8255A.
Các địa chi dùng để lựa chọn các port và thanh ghi, A1A0=002 dùng để chọn Port A, A1A0 = 012 dùng để chọn Port C, A1A0 = 102 dùng để chọn Port B, A1A0 = 112 dùng để chọn thanh ghi điều khiển. Trong sơ đồ khối 8255A, các port I/O chia làm hai nhóm: nhóm A gồm port A và 4 bit cao của port C, nhóm B gồm port B và 4 bit thấp của port C. Để sử dụng các port của 8255A người lập trình phải gởi từ điều khiển ra thanh ghi điều khiển để 8255A định cấu hình cho các port đúng theo yêu cầu mà người lập trình mong muốn.
4.Cấu trúc từ điều khiển của 8255A:
*CẤU TRÚC PHẦN MỀM CỦA 8255:
Do các port của 8255A được chia làm hai nhóm nhóm A và nhóm B tách rời nên từ điều khiển của 8255A cũng được chia làm hai nhóm.
r Các bit D2D1D0 dùng để định cấu hình cho nhóm B:
¨ Bit D0 dùng để thiết lập 4 bit thấp của port C, D0 = 0 port C thấp là port xuất dữ liệu (output), D0 = 1 port C thấp là port nhập dữ liệu (input).
¨ Bit D1 dùng thiết lập port B, D1 = 0 port B là port xuất dữ liệu (output), D1 = 1 port
¨ D2 =1: nhóm B hoạt động ở Mode 1.
r Các bit D6, D5, D4, D3 dùng để định cấu hình cho nhóm A:
¨ Bit D3 dùng để thiết lập 4 bit cao của port C, D3 = 0 port C là port xuất dữ liệu (output), D3 = 1 port C là port nhập dữ liệu (input).
¨ Bit D4 dùng để thiết lập port A, D4 = 0 port A là port xuất dữ liệu (output), D4 = 1 port A là port nhập dữ liệu (input).
¨ Bit D6D5 dùng thiết lập Mode điều khiển của nhóm A:
· D6D5 = 00: nhóm A hoạt động ở Mode 0.
· D6D5 = 01: nhóm A hoạt động ở Mode 1.
· D6D5 = 1X: nhóm A hoạt động ở Mode 2.
1.Các nhóm A, B được cấu hình ở Mode 0:
Từ điều khiển nhóm A & B hoạt động ở Mode 0:
|
1 |
0 |
0 |
D4 |
D3 |
0 |
D1 |
D0 |
Ở Mode 0 các port A, port B, port C thấp và port C cao là các port xuất hoặc nhập dữ liệu độc lập. Do có 4 bit để lựa chọn nên có 16 từ điều khiển khác nhau cho 16 trạng thái xuất nhập của 4 port.
2. Các nhóm A & B được cấu thình ở Mode 1:
Từ điều khiển nhóm A B hoạt động ở Mode 1:
|
1 |
0 |
1 |
D4 |
D3 |
1 |
D1 |
D0 |
Ở Mode 1 các port A & B làm việc xuất nhập có chốt (Strobe I/O). Ở Mode này hai port A & B hoạt động độc lập với nhau và mỗi port có 1 port 4 bit điều khiển/dữ liệu. Các port 4 bit điều khiển/dữ liệu được hình thành từ 4 bit thấp và 4 bit cao của port C.
Khi 8255A được cấu hình ở Mode 1, thiết bị giao tiếo muốn 8255A nhận dữ liệu, thiết bị đó phải tạo ra tín hiệu yêu cầu 8255A nhận dữ liệu, ngược lại 8255A muốn gởi tín hiệu đến thiết bị khác, 8255A phải tạo ra tín hiệu yêu cầu thiết bị đó nhận dữ liệu, tín hiệu yêu cầu đó gọi là tín hiệu Strobe.
r Nhóm A làm việc ở cấu hình Mode 1:
¨ Port A được cấu hình là port nhập dữ liệu.
Chức năng của các đường tín hiệu được trình bày ở hình vẽ sau đây:
Từ điều khiển :
|
1 |
0 |
1 |
1 |
D3 |
X |
X |
X |
Hình 1.16 : Mode 1 Port A
Các đường tín hiệu của port C trở thành các đường điều khiển/dữ liệu của portA.
Bit PC4 trở thành bit STBA (Strobe Input, tác động mức thấp), được duðng để chốt dữ liệu ở các ngỏ vào PA7 – PA0 vào mạch chốt bên trong 8255A.
Bit PC5 trở thành bit IBTA (Input Bufer Full, tác động mức cao), dùng để báo cho thiết bị bên ngoài biết dữ liệu đã được chốt bên trong.
Bit PC3 trở thành bit INTRA (Interrupt Request, tác động ở mức cao), bit này có mức Logic 1 khi hai bit STBa = 1, IBF = 1 và bit INTEa (Interrupt Enable) ở bên trong 8255A bằng 1. Bit INTEa được thiết lập mức Logic 1 hay 0 dưới sự điều khiển của phần mềm dùng cấu trúc Set/Reset của 8255A. Ở hình vẽ trên, bit INTEa = 1 dùng để cho phép tín hiệu IBF xuất hiện tại ngõ ra INTRA của cổng AND. Tín hiệu INTA tác động đến ngõ vào của ngắt vi xử lý để bao cho vi xử lý biết: dữ liệu mới đã xuất hiện ở port A chương trình phục vụ ngắt sẽ đọc dữ liệu vào xóa yêu cầu ngắt.
Các bit còn lại của port C: PC6, PC7 là các bit xuất/nhập bình thường tùy thuộc vào bit D3 trong từ điều khiển hình trên. Các bit XXX được dùng để thiết lập cho nhóm B.
¨ Port A được cấu hình là port xuất dữ liệu:
Chức năng của đường tín hiệu được trình bày ở hình sau:
Từ điều khiển:
|
1 |
0 |
1 |
0 |
D3 |
X |
X |
X |
Hình 1.17 : Port A Xuất
Bit PC7 trở thàfh bit OBFa (Output Buffer Full, tác động mức thấp), khi có dữ liệu từ vi xử lý gởi ra port A, tín hiệu OBFa sẽ yêu cầu thiết bị bên ngoài nhận dữ liệu.
Bit PC6 trở thành bit ACKa (Acknowledge Input, tác động mức thấp) thiết bị nhận dữ liệu dùng tín hiệu này để báo cho 8255A biết tín hiệu đã được nhận và sẳn sàng nhận dữ liệu tiếp theo.
Bit PC3 trở thành bit INTRa (Interrupt Request, tác động mức cao), bit này có mức Logic khi hai bit OBF a = 1, ACKa = 1 và bit INTEa (Interrupt Enable) ở bên trong 8255A ở mức 1. Tín hiệu INTRa tác động đến ngõ vào ngắt của vi xử lý đễ báo cho vi xử lý biết: thiết bị bên ngoài đã nhận dữ liệu ở port A.
Các bit còn lại của port C: PC4, PC5 là các bit xuất/nhập bình thường tùy thuộc vào bit D3 trong từ điều khiển hình trên. Các bit XXX dùng đễ thiết lập cho nhóm B.
r Nhóm B làm việc ở Mode 1:
¨ Port B được cấu hình là port nhập dữ liệu :
Chức năng của các đườfg tín hiệu được trình bày ở hình sau:
Từ điều khiển:
|
1 |
X |
X |
X |
X |
1 |
1 |
X |
Hình 1.18 : Port B Nhập
Chức năng của các bit điều khiển giống như nhóm A hoạt động ở Mode 1.
¨ Port B được cấu hình là port xuất dữ liệu:
Chức năng của các đường tín hiệu được trình bày ở hình sau:
Từ điều khiển :
|
1 |
X |
X |
X |
X |
1 |
0 |
X |
Hình 1.19 : Port B Xuất
Chức năng của các bit điều khiển giống như nhóm A hoạt động ở Mode 1.
Các bit XXX được dùng thiết lập cho nhóm A, bit D0 không có tác dụng trong trường hợp cả hai nhóm cùng làm việc ở Mode 1.
3.Nhóm A của 8255A làm việc ở Mode 2:
Mode 2 là kiểu hoạt động Strobe Bi-directional IO, sự khác biệt với Mode 1 là port có hai chức năng xuất – nhập dữ liệu.
Từ điều khiển khi hai nhóm A và B hoạt động ở Mode 2:
|
1 |
1 |
X |
X |
X |
X |
X |
X |
Chức năng của các đường tín hiệu được trình bày ở hình sau:
Từ điều khiển:
|
1 |
0 |
1 |
1 |
D3 |
X |
X |
X |
Hình 1.20 : Port A Và B ở Mode 2
Các đường tín hiệu của port C trở thành các đường điều khiển/dữ liệu của port A.
Bit PC7 trở thành bit OBFa, PC6 trở thành bit ACKa, PC4 trở thành bit STBa, PC5 trở thành IBFa và bit PC3 trở thành bit INTRa. Chức năng của các đường tín hiệu giống như Mode 1, chỉ khác là tín hiệu ngỏ ra INTRa =1, INTE1 = 1 hoặc IBFa = 1, INTE2 = 1.
Các bit PC 2,1,0 còn lại có thể là các bit I/O tùy thuộc vào bit điều khiển c3 nhóm B.
Chú ý khi nhóm A làm việc ở Mode 2, nhóm B chỉ được phép hoạt động ở Mode 0.
Cấu hình của từ điều khiển Set/Reset bit INTE khi 8255A hoạt động ở Mode 1 :Mode 2 được trình bày ở hCấu hình này còn cho phép Set/Reset từng bit của port C. Từ điều khiển này khác với từ điều khiển cấu hình là bit D7 = 0.
Bit D0 dùng đễ Set/Reset bit INTE, khi D0 = 1 thì INTE = 1 (cho phép ngắt), khi D0 = 0 thì INTE = 0 (không cho phép ngắt). Ba bit D1, D2, D3 dùng để chọn một bit của port C, gán mức Logic của bit D0 cho bit của port đã chọn.
Trong thực tế port A và port B thường được cấu hình với nhiều Mode khác nhau. Ví dụ nhóm A hoạt động ở Mode 2 nhóm B làm việc ở Mode 0.
Chương 3:
LƯU ĐỒ GIẢI THUẬT
Chương 4
NỘI DUNG CHƯƠNG TRÌNH
ORG 0000H
MAIN:
LCALL CHONGNHIEU
MOV P2,#00000000B ;1
LCALL NAP80
MOV P2,#00010000B ;2
LCALL NAP80
MOV P2,#00100000B ;3
LCALL NAP80
MOV P2,#00110000B ;4
LCALL NAP80
MOV P2,#01000000B ;5
LCALL NAP80
MOV P2,#01010000B ;6
LCALL NAP80
MOV P2,#01100000B ;7
LCALL NAP80
MOV P2,#01110000B ;8
LCALL NAP80
MOV P2,#10000000B ;9
LCALL NAP80
MOV P2,#10010000B ;10
LCALL NAP80
MOV P2,#10100000B ;11
LCALL NAP80
MOV P2,#10110000B ;11
LCALL NAP80
MOV P2,#11000000B ;12
LCALL NAP80
LCALL CHONGNHIEU
MOV DPTR,#BANGHANG
MAIN0:
PUSH DPL
PUSH DPH
LCALL PA3 ;3PA1
MOV P0,#00000001B
LCALL CHONGNHIEU
LCALL HANG
LCALL PA3 ;3PA2
MOV P0,#00000010B
LCALL CHONGNHIEU
LCALL HANG
LCALL PA3 ;3PA3
MOV P0,#00000100B
LCALL CHONGNHIEU
LCALL HANG
LCALL PA3 ;3PA4
MOV P0,#00001000B
LCALL CHONGNHIEU
LCALL HANG
LCALL PA3 ;3PA5
MOV P0,#00010000B
LCALL CHONGNHIEU
LCALL HANG
LCALL PA3 ;3PA6
MOV P0,#00100000B
LCALL CHONGNHIEU
LCALL HANG
LCALL PA3 ;3PA7
MOV P0,#01000000B
LCALL CHONGNHIEU
LCALL HANG
LCALL PA3 ;3PA8
MOV P0,#10000000B
LCALL CHONGNHIEU
LCALL HANG
LCALL PA3 ;3PA8S
MOV P0,#00000000B
LCALL CHONGNHIEU
LCALL PB3 ;3PB1
MOV P0,#00000001B
LCALL CHONGNHIEU
LCALL HANG
LCALL PB3 ;3PB2
MOV P0,#00000010B
LCALL CHONGNHIEU
LCALL HANG
LCALL PB3 ;3PB3
MOV P0,#00000100B
LCALL CHONGNHIEU
LCALL HANG
LCALL PB3 ;3PB4
MOV P0,#00001000B
LCALL CHONGNHIEU
LCALL HANG
LCALL PB3 ;3PB5
MOV P0,#00010000B
LCALL CHONGNHIEU
LCALL HANG
LCALL PB3 ;3PB6
MOV P0,#00100000B
LCALL CHONGNHIEU
LCALL HANG
LCALL PB3 ;3PB7
MOV P0,#01000000B
LCALL CHONGNHIEU
LCALL HANG
LCALL PB3 ;3PB8
MOV P0,#10000000B
LCALL CHONGNHIEU
LCALL HANG
LCALL PB3 ;3PB8S
MOV P0,#00000000B
LCALL CHONGNHIEU
LCALL PC3 ;3PC1
MOV P0,#00000001B
LCALL CHONGNHIEU
LCALL HANG
LCALL PC3 ;3PC2
MOV P0,#00000010B
LCALL CHONGNHIEU
LCALL HANG
LCALL PC3 ;3PC3
MOV P0,#00000100B
LCALL CHONGNHIEU
LCALL HANG
LCALL PC3 ;3PC4
MOV P0,#00001000B
LCALL CHONGNHIEU
LCALL HANG
LCALL PC3 ;3PC5
MOV P0,#00010000B
LCALL CHONGNHIEU
LCALL HANG
LCALL PC3 ;3PC6
MOV P0,#00100000B
LCALL CHONGNHIEU
LCALL HANG
LCALL PC3 ;3PC7
MOV P0,#01000000B
LCALL CHONGNHIEU
LCALL HANG
LCALL PC3 ;3PC8
MOV P0,#10000000B
LCALL CHONGNHIEU
LCALL HANG
LCALL PC3 ;3PC8S
MOV P0,#00000000B
LCALL CHONGNHIEU
LCALL PA4 ;4PA1
MOV P0,#00000001B
LCALL CHONGNHIEU
LCALL HANG
LCALL PA4 ;4PA2
MOV P0,#00000010B
LCALL CHONGNHIEU
LCALL HANG
LCALL PA4 ;4PA3
MOV P0,#00000100B
LCALL CHONGNHIEU
LCALL HANG
LCALL PA4 ;4PA4
MOV P0,#00001000B
LCALL CHONGNHIEU
LCALL HANG
LCALL PA4 ;4PA5
MOV P0,#00010000B
LCALL CHONGNHIEU
LCALL HANG
LCALL PA4 ;4PA6
MOV P0,#00100000B
LCALL CHONGNHIEU
LCALL HANG
LCALL PA4 ;4PA7
MOV P0,#01000000B
LCALL CHONGNHIEU
LCALL HANG
LCALL PA4 ;4PA8
MOV P0,#10000000B
LCALL CHONGNHIEU
LCALL HANG
LCALL PA4 ;4PA8S
MOV P0,#00000000B
LCALL CHONGNHIEU
LCALL PB4 ;4PB1
MOV P0,#00000001B
LCALL CHONGNHIEU
LCALL HANG
LCALL PB4 ;4PB2
MOV P0,#00000010B
LCALL CHONGNHIEU
LCALL HANG
LCALL PB4 ;4PB3
MOV P0,#00000100B
LCALL CHONGNHIEU
LCALL HANG
LCALL PB4 ;4PB4
MOV P0,#00001000B
LCALL CHONGNHIEU
LCALL HANG
LCALL PB4 ;4PB5
MOV P0,#00010000B
LCALL CHONGNHIEU
LCALL HANG
LCALL PB4 ;4PB6
MOV P0,#00100000B
LCALL CHONGNHIEU
LCALL HANG
LCALL PB4 ;4PB7
MOV P0,#01000000B
LCALL CHONGNHIEU
LCALL HANG
LCALL PB4 ;4PB8
MOV P0,#10000000B
LCALL CHONGNHIEU
LCALL HANG
LCALL PB4 ;4PB8S
MOV P0,#00000000B
LCALL CHONGNHIEU
LCALL PC4 ;4PC1
MOV P0,#00000001B
LCALL CHONGNHIEU
LCALL HANG
LCALL PC4 ;4PC2
MOV P0,#00000010B
LCALL CHONGNHIEU
LCALL HANG
LCALL PC4 ;4PC3
MOV P0,#00000100B
LCALL CHONGNHIEU
LCALL HANG
LCALL PC4 ;4PC4
MOV P0,#00001000B
LCALL CHONGNHIEU
LCALL HANG
LCALL PC4 ;4PC5
MOV P0,#00010000B
LCALL CHONGNHIEU
LCALL HANG
LCALL PC4 ;4PC6
MOV P0,#00100000B
LCALL CHONGNHIEU
LCALL HANG
LCALL PC4 ;4PC7
MOV P0,#01000000B
LCALL CHONGNHIEU
LCALL HANG
LCALL PC4 ;4PC8
MOV P0,#10000000B
LCALL CHONGNHIEU
LCALL HANG
LCALL PC4 ;4PC8S
MOV P0,#00000000B
LCALL CHONGNHIEU
LCALL PA5 ;5PA1
MOV P0,#00000001B
LCALL CHONGNHIEU
LCALL HANG
LCALL PA5 ;5PA2
MOV P0,#00000010B
LCALL CHONGNHIEU
LCALL HANG
LCALL PA5 ;5PA3
MOV P0,#00000100B
LCALL CHONGNHIEU
LCALL HANG
LCALL PA5 ;5PA4
MOV P0,#00001000B
LCALL CHONGNHIEU
LCALL HANG
LCALL PA5 ;5PA5
MOV P0,#00010000B
LCALL CHONGNHIEU
LCALL HANG
LCALL PA5 ;5PA6
MOV P0,#00100000B
LCALL CHONGNHIEU
LCALL HANG
LCALL PA5 ;5PA7
MOV P0,#01000000B
LCALL CHONGNHIEU
LCALL HANG
LCALL PA5 ;5PA8
MOV P0,#10000000B
LCALL CHONGNHIEU
LCALL HANG
LCALL PA5 ;5PA8S
MOV P0,#00000000B
LCALL CHONGNHIEU
LCALL PB5 ;5PB1
MOV P0,#00000001B
LCALL CHONGNHIEU
LCALL HANG
LCALL PB5 ;5PB2
MOV P0,#00000010B
LCALL CHONGNHIEU
LCALL HANG
LCALL PB5 ;5PB3
MOV P0,#00000100B
LCALL CHONGNHIEU
LCALL HANG
LCALL PB5 ;5PB4
MOV P0,#00001000B
LCALL CHONGNHIEU
LCALL HANG
LCALL PB5 ;5PB5
MOV P0,#00010000B
LCALL CHONGNHIEU
LCALL HANG
LCALL PB5 ;5PB6
MOV P0,#00100000B
LCALL CHONGNHIEU
LCALL HANG
LCALL PB5 ;5PB7
MOV P0,#01000000B
LCALL CHONGNHIEU
LCALL HANG
LCALL PB5 ;5PB8
MOV P0,#10000000B
LCALL CHONGNHIEU
LCALL HANG
LCALL PB5 ;5PB8S
MOV P0,#00000000B
LCALL CHONGNHIEU
LCALL PC5 ;5PC1
MOV P0,#00000001B
LCALL CHONGNHIEU
LCALL HANG
LCALL PC5 ;5PC2
MOV P0,#00000010B
LCALL CHONGNHIEU
LCALL HANG
LCALL PC5 ;5PC3
MOV P0,#00000100B
LCALL CHONGNHIEU
LCALL HANG
LCALL PC5 ;5PC4
MOV P0,#00001000B
LCALL CHONGNHIEU
LCALL HANG
LCALL PC5 ;5PC5
MOV P0,#00010000B
LCALL CHONGNHIEU
LCALL HANG
LCALL PC5 ;5PC6
MOV P0,#00100000B
LCALL CHONGNHIEU
LCALL HANG
LCALL PC5 ;5PC7
MOV P0,#01000000B
LCALL CHONGNHIEU
LCALL HANG
ĐỒ ÁN TỐT NGHIỆP ĐIỆN TỬ MẠCH QUANG BÁO, thuyết minh ĐỒ ÁN TỐT NGHIỆP ĐIỆN TỬ, MẠCH QUANG BÁO
