ĐỒ ÁN TỐT NGHIỆP ĐIỆN TỬ Xây dựng bộ điều khiển và nhận dạng tiếng nói bằng xử lý tín hiệu số DSP56002, thuyết minh ĐỒ ÁN TỐT NGHIỆP ĐIỆN TỬ bộ điều khiển và nhận dạng tiếng nói, bộ điều khiển và nhận dạng tiếng nói Luận văn này nghiên cứu thử nghiệm một hướng nhận dạng tiếng nói dựa trên đặc trưng ngữ âm quan trọng của tiếng nói là formant. Công cụ toán học có thể sử dụng là phép phân tích Fourier thời gian ngắn STFT(Short Time Fourier Transform). Nhận dạng tiếng nói là bộ phận nòng cốt trong bộ điều khiển tiếng nói cần thiết kế.
MỤC LỤC
CHƯƠNG I: GIỚI THIỆU................................................................................... 1
CHƯƠNG II: GIỚI THIỆU BỘ XỬ LÝ TÍN HIỆU SỐ VÀ KHỐI ĐÁNH GIÁ DSP56002................................................................................................................ 3
- MÔ TẢ TỔNG QUÁT BỘ XỬ LÝ TÍN HIỆU SỐ DSP56002.................. 3
- GIỚI THIỆU DSP56002EVM................................................................... 5
- GIỚI THIỆU TỔNG QUÁT CÁC CHÂN................................................. 6
CHƯƠNG III: MÔ TẢ CHỨC NĂNG DSP56002.............................................. 11
- CẤU TRÚC DSP56002............................................................................. 11
- ĐƠN VỊ ALU DỮ LIỆU............................................................................ 13
- BỘ ĐIỀU KHIỂN CHƯƠNG TRÌNH........................................................ 16
- ĐƠN VỊ CẤP PHÁT ĐỊA CHỈ.................................................................. 18
- CÁC CHẾ ĐỘ ĐỊNH ĐỊA CHỈ................................................................. 20
- PORT A CỦA DSP56002.......................................................................... 22
- PORT B CỦA DSP56002.......................................................................... 26
- PORT C CỦA DSP56002.......................................................................... 31
- THANH GHI ƯU TIÊN NGẮT (IPR) CỦA DSP56002............................ 43
- BỘ DAO ĐỘNG XUNG VÒNG GIỮ PHA (PLL).................................... 45
- MÔ PHỎNG TRÊN CHIP (ONCE)........................................................... 48
- BỘ ĐỊNH THỜI VÀ ĐẾM SỰ KIỆN CỦA DSP56002............................. 52
CHƯƠNG IV: TẬP LỆNH DSP56002................................................................. 57
- DẠNG LỆNH............................................................................................ 57
- CÁC THAO TÁC TRUYỀN DỮ LIỆU SONG SONG............................. 58
- CÁC LOẠI TRUYỀN DỮ LIỆU SONG SONG........................................ 58
- TẬP LỆNH DSP56002.............................................................................. 59
CHƯƠNG V: CODEC GIAO TIẾP ÂM THANH ĐA NĂNG.......................... 67
I. GIỚITHIỆU.............................................................................................. 67
II. MÔ TẢ CHỨC NĂNG CÁC CHÂN......................................................... 69
III. ĐẶC TÍNH TƯƠNG TỰ........................................................................... 70
IV. CÁC ĐẶC TÍNH CHUYỂN ĐỔI.............................................................. 74
V.CHẾ ĐỘ ĐIỀU KHIỂN............................................................................... 74
VI.CHẾ ĐỘ DỮ LIỆU..................................................................................... 79
CHƯƠNG VI: MỞ RỘNG BỘ NHỚ CHO DSP56002........................................ 83
- CÁC LINH KIỆN SỬ DỤNG.................................................................... 83
- SƠ ĐỒ MẠCH........................................................................................... 86
CHƯƠNG VII: BIẾN ĐỔI FOURIER................................................................. 94
- BIẾN ĐỔI FOURIER LIÊN TỤC............................................................. 94
- BIẾN ĐỔI FOURIER RỜI RẠC............................................................... 96
- PHÂN TÍCH BIẾN ĐỔI NHANH FOURIER........................................... 96
CHƯƠNG VIII: BIẾN ĐỔI FOURIER THỜI GIAN NGẮN............................ 101
- CÔNG THỨC BIẾN ĐỔI.......................................................................... 102
- TÍNH CHẤT.............................................................................................. 103
- HẠN CHẾ CỦA PHÉP BIẾN ĐỔI FOURIER THỜI GIAN NGẮN......... 103
CHƯƠNG IX : XỬ LÝ TÍN HIỆU TIẾNG NÓI................................................. 104
I. TRÍCH ĐẶC TRƯNG TIẾNG NÓI DÙNG PHÉP PHÂN TÍCH STFT..... 104
II. NHẬN DẠNG TIẾNG NÓI....................................................................... 122
III.CHƯƠNG TRÌNH NHẬN DẠNG TIẾNG NÓI......................................... 126
KẾT QUẢ.............................................................................................................. 167
KẾT LUẬN............................................................................................................ 168
HƯỚNG PHÁT TRIỂN........................................................................................ 169
PHỤ LỤC A........................................................................................................... 170
PHỤ LỤC B........................................................................................................... 176
TÀI LIỆU THAM KHẢO
GIỚI THIỆU
I. Tổng quan:
Luận văn này thực hiện việc xây dựng bộ điều khiển và nhận dạng tiếng nói bằng xử lý tín hiệu số DSP56002.
Một vài thập niên trước đây, việc nhận dạng tiếng nói bằng máy chỉ tồn tại trong suy nghĩ của các nhà khoa học viễn tưởng, tuy nhiên trong một vài năm gần đây, vấn đề tìm hiểu và thực hiện một hệ thống nhận dạng tiếng nói một cách tự động đã được đưa vào nghiên cứu trong các viện nghiên cứu trên khắp thế giới. Những ứng dụng thực tiễn mà hệ thống này sẽ mang lại là vô cùng lớn như các máy tính của chúng ta sẽ không cần bàn phím, các hệ thống điều khiển sẽ không cần các bảng điều khiển phức tạp, máy điện thoại sẽ không còn cần đến các bàn quay số... có thể xem là một bước đột phá trên tất cả các lĩnh vực trong cuộc sống của chúng ta. Do đó vấn đề nghiên cứu các phương pháp nhận dạng tiếng nói là một vấn đề đã và đang thu hút rất nhiều sự đầu tư và nghiên cứu của các nhà khoa học trên khắp thế giới. Tuy nhiên cho đến nay kết quả mang lại còn rất hạn chế vì sự phức tạp của tiếng nói con người.
Đối với nước ta, vấn đề nhận dạng tiếng nói đang ở trong giai đoạn đầu và các kết quả đạt được cho đến nay vẫn còn khiêm tốn. Luận văn này nghiên cứu thử nghiệm một hướng nhận dạng tiếng nói dựa trên đặc trưng ngữ âm quan trọng của tiếng nói là formant. Công cụ toán học có thể sử dụng là phép phân tích Fourier thời gian ngắn STFT(Short Time Fourier Transform). Nhận dạng tiếng nói là bộ phận nòng cốt trong bộ điều khiển tiếng nói cần thiết kế.
II . Những nội dung chính của luận văn:
Các chương 2, 3, 4, 5, 6 giới thiệu về xử lý tín hiệu số DSP56002, bộ giao tiếp âm thanh đa năng Codec 4215, bộ nhớ mở rộng, mạch giao tiếp và điều khiển. Chương 2 giới thiệu tổng quát về bộ xử lý tín hiệu số DSP56002. Tiếp đến Chương 3 mô tả cụ thể các chức năng của DSP56002 bao gồm: cấu trúc và các chế độ định địa chỉ của DSP56002; các thanh ghi trong và chế độ hoạt động của các PORT của DSP56002. Chương 4 mô tả tập lệnh xử lý tín hiệu số DSP56002. Chương 5 giới thiệu về CODEC giao tiếp âm thanh đa năng CS4215, bộ đồng bộ giao tiếp nối tiếp (SSI) của bộ xử lí DSP56002 được sử dụng để thích nghi với sự truyền dữ liệu nối tiếp từ hai bộ chuyển đổi A/D của CS4215 đến DSP56002 và từ DSP56002 đến hai bộ chuyển đổi D/A của CS4215. Chương 6 mở rộng bộ nhớ cho DSP56002; chương này sẽ trình bày về sơ đồ mạch của DSP56002EVM, bộ nhớ mở rộng, sơ đồ điều khiển động cơ DC và các linh kiện sử dụng trong mạch. Các chương sau sẽ giới thiệu về các công cụ toán học và phương pháp nhận dạng tiếng nói. Chương 7 giới thiệu về phép biến đổi Fourier với tín hiệu liên tục và rời rạc, và giới thiệu phương pháp biến đổi nhanh Fourier FFT thực hiện trên DSP56002 sử dụng giải thuật phân chia theo thời gian DIT (decimation-in-time). Tiếp theo Chương 8 trình bày phép tổng quát về biến đổi Fourier thời gian ngắn STFT. Cuối cùng là Chương 9 sẽ tập trung vào phép biến đổi Fourier thời gian ngắn để trích formant của tín hiệu, Sau khi trích formant của tín hiệu sẽ sử dụng phương pháp kết hợp mẫu để nhận dạng tiếng nói.
III. Kết luận sơ bộ:
Luận văn đã thực hiện được việc :mở rộng bộ nhớ cho DSP56002, nhận dữ liệu âm thanh từ ngoài qua giao tiếp SSI giữa DSP56002 và CS4215, thực hiện trích formant của tín hiệu tiếng nói dùng giải thuật STFT. Cuối cùng là đã thực hiện được việc nhận dạng tiếng nói và ứng dụng để điều khiển
..........................................
GIỚI THIỆU BỘ XỬ LÍ TÍN HIỆU SỐ &KHỐI ĐÁNH GIÁ DSP56002
Trong chương này, sẽ giới thiệu tổng quát về bộ xử lý tín hiệu số DSP56002 và các chân của nó.
A. MÔ TẢ TỔNG QUÁT BỘ XỬ LÍ TÍN HIỆU SỐ DSP56002:
DSP56002 là bộ xử lí tín hiệu đơn chip, đa dụng. Khối đánh giá DSP56002EVM có giá thành thấp, sử dụng bộ xử lí DSP56002 cho việc thiết kế hệ thống xử lí tín hiệu số thời gian thực.
Họ xử lí DSP56000 được tạo thành từ một bộ chip vi xử lí tín hiệu số 24-bit, hiệu suất cao và một vùng mở rộng. Trong vùng mở rộng, chip có thể trợ giúp cấu hình cho các thiết bị bộ nhớ và ngoại vi thay đổi tùy theo loại trong họ.
DSP56002 là một loại trong họ xử lí DSP56000 bao gồm bộ phận chính xử lí tín hiệu số tương thích vơí họ 56000, được nạp bằng RAM chương trình trên chip, có 2 RAM dữ liệu độc lập, 2 ROM dữ liệu với các bảng sine, m-law va A-law. DSP56002 chứa bộ giao tiếp truyền thông nối tiếp, giao tiếp chủ song song, bộ đếm thời gian/sự kiện, bộ vòng khóa pha, một cổng mô phỏng trên chip.
Bộ xử lí DSP56002 cung cấp các đặc trưng phong phú trong việc xử lí tín hiệu số.
..............................................
DSP56002 Technical Literature
I.KHỐI TRUNG TÂM XỬ LÍ TÍN HIỆU SỐ
1.Những bộ phận chính:
1.1.Ba đơn vị thực thi độc lập:
- Đơn vị dữ liệu số học logic
- Đơn vị cấp phát địa chỉ(AGU)
- Đơn vị điều khiển chương trình
1.2.Bốn bus dữ liệu 24 bit độc lập:
- Bus dữ liệu X (XDB)
- Bus dữ liệu Y (YDP)
- Bus dữ liệu chương trình (PDB)
- Bus dữ liệu toàn cục (GDB)
1.3.Ba bus địa chỉ 16 bit độc lập:
- Bus địa chỉ X (XAB)
- Bus địa chỉ Y (YAB)
- Bus địa chỉ chương trình (PAB)
1.4.Cổng mở rộng bộ nhớ (Port A)
1.5.Mạch mô phỏng trên chip (OnCE)
1.6.Vòng khóa pha (PLL)
2.Đặc điểm chính của DSP56002:
- 40 triệu lệnh/giây (MIPS) tại tần số 80Mhz
- 240 triệu phép xử lí /giây (MOPS) tại tần số 80Mhz
- Thực hiện lệnh song song với chế độ định địa chỉ
- Nhân tích lũy song song 24x24 bit trong 1 chu kỳ lệnh (2 chu kỳ xung clock)
- Đặt zero ở mỗi đầu dòng lặp DO
- Các ngắt tự động trở về rất nhanh
- Thiết kế CMOS tiêu thụ công suất thấp
- Chế độ treo(standby) tiêu thụ công suất thấp cho STOP và WAIT
...............................
1.Các tín hiệu cổng A:
Các tín hiệu cổng A được chia thành ba nhóm chức năng:
- Bus địa chỉ (A0-A15)
- Bus dữ liệu (D0-D23)
-
Bus điều khiển. Các tín hiệu điều khiển có thể chia thành 3 nhóm nhỏ:
- Điều khiển ghi đọc (RD~/WR~).
- Lựa chọn không gian địa chỉ (bao gồm chọn bộ nhớ chương trình PS~, chọn bộ nhớ dữ liệu DS~, chọn X/Y~).
- Điều khiển truy xuất (BN~, BR~, BG~,WT~, BS~).
2.Điều khiển chế độ ngắt:
2.1 . Chế độ A / Yêu cầu ngắt ngoài A / Lấy lại STOP:
Đầu vào này có ba chức năng. Nó làm việc với các chân MODB và MODC để chọn chế độ hoạt động của chip, nó nhận một yêu cầu ngắt từ bên ngoài, nó bật bộ phát xung nhip bên trong, khiến chip khôi phục từ trạng thái xử lí dừng.
2.2 . Chọn chế độ B / Yêu cầu ngắt ngoài B:
Chân vào này làm việc với các chân MODA và MODC để chọn chế độ hoạt động của chip, nó nhận một yêu cầu ngắt từ bên ngoài.
2.3 . Chọn chế độ C / Yêu cầu ngắt không che:
Chân này làm việc với các chân MODA và MODB để chọn chế độ hoạt động của chip, nó thu một yêu cầu ngắt từ bên ngoài.
2.4 . Reset (RESET):
Chân vào Schmitt trigger được dùng để reset DSP56002. Khi reset được tác động DSP được khởi động và đặt trong trạng thái reset. Khi chân reset không được tác động chip ghi trạng thái các chân chế độ (MODA, MODB, MODC ) vào thanh ghi chế độ hoạt động của chip.
3.Năng lượng và xung nhịp:
3.1 . Nguồn điện (VCC) , đất (GND):
Có 6 cặp chân nguồn và đất dùng cho các chức năng: logic nội, bộ đệm ngỏ ra bus địa chỉ, dữ liệu, cổng B và C, Once, PLL, chân CKOUT.
3.2 . Xung nhịp ngoài / Đầu vào tinh thể (EXTAL):
Đầu vào EXTAL giao tiếp bộ dao động tinh thể bên ngoài hoặc bên trong.
3.3 . Đầu ra tinh thể (XTAL):
Đầu ra này nối với chân ra của bộ dao động tinh thể bên trong với một tinh thể bên ngoài.
4.Giao tiếp chủ:
4.1 . Bus dữ liệu chủ (H0-H7):
Bus dữ liệu hai hướng này truyền dữ liệu giữa bộ giao tiếp chủ và DSP56002. Nó hoạt động như một ngỏ vào trừ khi chân được tác động tích cực và HR/ ở mức cao khiến cho H0-H7 trở thành ngỏ ra và cho phép bộ giao tiếp chủ đọc dữ liệu DSP56002.
4.2 . Địa chỉ chủ(HA0-HA2):
Các đầu vào này cung sự lựa chọn cho mỗi thanh ghi giao tiếp chủ.
4.3 . Đọc / Viết chủ:
Đầu vào này chọn hướng truyền dữ liệu đối với mỗi truy xuất bộ xử lí chủ. Nếu HR/ là cao và được tích cực, H0-H7 là các đầu ra. Nếu HR/ là thấp và được công bố, H0-H7 là các đầu vào.
4.4 . Chủ yêu cầu (HREQ):
Tín hiệu ra cực máng hở này được sử dụng bởi giao tiếp chủ để yêu cầu phục vụ từ bộ xử lí chủ, bộ điều khiển DMA, hoặc một bộ điều khiển bên ngoài đơn giản.
4.5 . Chủ chấp nhận (HACK):
Đầu vào này có hai chức năng . Nó cung cấp một tín hiệu bắt tay chủ chấp nhận cho việc truyền DMA và có thu một ngắt chủ chấp nhận tương thích với bộ xử lí họ MC68000
5.Giao tiếp truyền thông nối tiếp (SCI):
5.1 . Dữ liệu thu(RXD):
Đầu vào này thu dữ liệu hướng byte và truyền dữ liệu đó đến thanh ghi dịch thu SCI.
5.2 . Dữ liệu phát(TXD):
Đầu ra này phát dữ liệu nối tiếp từ thanh ghi dịch phát SCI.
5.3 . Xung nhịp nối tiếp (SCLK):
Chân hai hướng này cung cấp xung nhịp vào hoặc ra từ nơi mà tốc độ baud phát và/hoặc thu được lấy ra trong chế độ bất đồng bộ, và từ nơi mà dữ liệu được truyền trong chế động bộ.
6.Giao tiếp nối tiếp đồng bộ(SSI):
6.1 . Xung nhịp nối tiếp 0 (SC0):
Chức năng chân hai hướng này được xác định bởi việc SCLK ở chế độ đồng bộ. Ở chế độ đồng bộ, chân này được sử dụng cho cờ nối tiếp nhận. Trong chế độ bất đồng bộ, chân này thu xung nhịp xuất nhập .
6.2 . Điều khiển nối tiếp 1 (SC1):
SSI sử dụng chân hai hướng này để điều khiển cờ hoặc sự đồng bộ khung.
6.3 . Điều khiển nối tiếp 2 (SC2):
SSI sử dụng chân hai hướng này để điều khiển sự đồng bộ khung.
6.4 . Xung nhịp nối tiếp SSI (SCK):
Chân hai hướng này cung cấp xung nhịp tốc độ bit nối tiếp cho SSI chỉ khi có một xung nhịp đang được sử dụng.
6.5 . Dữ liệu thu SSI (SRD):
Chân vào này thu dữ liệu nối tiếp vào thanh ghi dịch thu SSI .
6.6 . Dữ liệu phát SSI(STD):
Chân ra này phát dữ liệu nối tiếp từ thanh ghi dịch phát SSI .
7.Các chân mô phỏng trên chip:
7.1 . Đầu vào nối tiếp gỡ rối / Trạng thái chip 0 (DSI/OS0):
Dữ liệu nối tiếp hoặc lệnh được cung cấp từ bộ điều khiển Once qua chân DSI/OS0 khi nó là một đầu vào, khi chân DSI/OS0 là đầu ra nó làm việc với chân OS1 để cung cấp thông tin trạng thái chip.
7.2 . Xung nhịp nối tiếp gỡ rối / trạng thái chip 1 (DSCK/OS1):
Chân DSCK/OS1 cung cấp xung nhịp nối tiếp đến Once khi nó là một đầu vào. Khi là một đầu ra, cùng với chân OS0 chúng cung cấp thông tin trạng thái chip.
7.3 . Đầu ra nối tiếp gỡ rối (DS0):
DSP đọc dữ liệu nối tiếp từ Once thông qua chân ra DS0 khi được chỉ định bởi lệnh sau cùng thu từ bộ điều khiển lệnh bên ngoài.
7.4 . Đầu vào yêu cầu gỡ rối (DR):
Đầu vào này cho phép người sử dụng vào chế độ gỡ rối từ bộ điều khiển lệnh bên ngoài .
8.Các chân của PLL:
8.1 . Nguồn mạch PLL tương tự (PVCC):
Đầu cấp nguồn VCC này dành riêng cho hệ thống PLL.
8.2 . Đất cho mạch PLL (PGND):
Đầu GND này dành riêng cho hệ thống PLL.
8.3 . Nguồn CKOUT (CLVCC):
Đầu vào này hoạt động như VCC cho ngõ ra CKOUT.
8.4 . Đất CKOUT (CLGND):
Đầu vào này hoạt động như GND đối với ngõ ra CKOUT.
8.5 . Tụ lọc PLL (PCAP):
Đầu này dùng để nối với tụ bên ngoài cần cho bộ lọc PLL.
8.6 . Xung nhịp ra (CKOUT):
Chân này cung cấp xung nhịp ra chu kì làm việc bằng 50% đồng bộ với xung nhịp bên trong bộ xử lí khi PLL được cho phép và ở trạng thái khóa.
8.7 . Điều khiển phân cực CKOUT(CKP):
Chân vào này định nghĩa sự phân cực của đầu ra xung nhịp CKOUT.
8.8 . Đầu vào khởi động PLL(PINIT):
Trong suốt thời gian Reset phần cứng hoạt động và nạp giá trị chân PINIT vào bit PEN của thanh ghi điều khiển PLL.
8.9 . Khóa tần số và pha(PLOCK):
Đầu ra PLOCK được phát sinh từ bộ phát hiện pha, khi PLL khóa các tần số và pha riêng của EXTAL.
9.Chân bộ đếm thời gian/sự kiện:
Chân hai hướng này cung cấp sự giao kết với khối bộ đếm thời gian /sự kiện. Khi chân TIO được sử dụng như đầu vào, khối có chức năng như một bộ đếm sự kiện bên ngoài hoặc nó đo độ rộng xung/chu kì tín hiệu bên ngoài. Khi TIO được sử dụng như đầu ra, khối có chức năng như một bộ đinh thời và tín hiệu trên chân TIO là xung nhịp định thời.
.....................................................
MÔ TẢ CHỨC NĂNG DSP56002
Chương này đề cập đến các chế độ định địa chỉ và cấu trúc bộ xử lí DSP56002. Cấu trúc bộ vi xử lí DSP56002 gồm ba đơn vị thực thi trung tâm: đơn vị thực thi dữ liệu số học logic (ALU), đơn vị điều khiển chương trình, đơn vị cấp phát địa chỉ. Ba chế độ định địa chỉ của bộ xử lí DSP56002: thanh ghi trực tiếp, đặc biệt, và thanh ghi gián tiếp. Đồng thời, trong chương này còn mô tả các mã lệnh để điều khiển chọn chế độ hoạt động cho các Port của DSP và các thanh ghi trong của DSP56002.
A. CẤU TRÚC CỦA DSP56002
I . ĐƠN VỊ XỬ LÍ TRUNG TÂM(CPU)
1 . Các tuyến:
Cấu trúc nội đa tuyến của bộ xử lí DSP56002 gồm 4 tuyến dữ liệu 2 chiều 24-bit, hai tuyến địa chỉ một hướng 16-bit và một tuyến địa chỉ hai hướng 16-bit.
a./ Tuyến dữ liệu:
Các tuyến dữ liệu bao gồm: XDB , YDB , PDB , GDB . Trong đó XDB và YDB truyền dữ liệu giữa ALU dữ liệu với bộ nhớ X hoặc Y tương ứng. Một số lệnh của XDB và YDB có thể kết nối với nhau tạo thành tuyến 48-bit. PDB thì truyền từ các lệnh còn GDB thì đảm trách các dữ liệu khác như truyền các dữ liệu xuất nhập (I/O) đến và từ các thiết bị ngoại vi.
b./ Các tuyến địa chỉ:
Các tuyến địa chỉ bao gồm: XAB, YAB và PAB. XAB và YAB cung cấp địa chỉ dữ liệu trỏ đến vị trí xác định trong bộ nhớ dữ liệu nội X,Y tương ứng. PAB cung cấp địa chỉ dữ liệu trỏ đến vị trí bộ nhớ xác định trong bộ nhớ chương trình nội. Các khoảng bộ nhớ ngoài được định địa chỉ một chiều 16-bit được lái bởi một bộ dồn kênh ba ngỏ nhập để có thể chọn XAB, YAB hoặc PAB.
2 . Các đơn vị thực thi:
DSP56002 gồm ba đơn vị thực thi ALU dữ liệu, PCU và AGU.
3 . Cổng mở rộng bộ nhớ: (cổng A )
Cổng mở rộng bộ nhớ bao gồm một tuyến địa chỉ 16-bit, một tuyến dữ liệu hai chiều 24-bit và các tín hiệu điều khiển. Nó được dùng để giao tiếp với bộ xử lí DSP56002 để mở rộng bộ nhớ hay thiết bị ngoại vi. Những thiết bị ngoại vi này gồm RAM tĩnh tốc độ cao, thiết bị bộ nhớ thấp hơn, DSP khác và MPU khác trong cấu hình chủ/tớ.
4 . OnCE:
Nó cho phép người sử dụng tạo ảnh hưởng qua lại giữa CPU của DSP56002 và các ngoại vi khác để kiểm tra các thanh ghi, bộ nhớ hay các ngoại vi trên chip. Nó cung cấp sự truy xuất đơn giản, ít tiêu phí và tốc độ độc lập đối với các thanh ghi nội cho việc phát triển hệ thống sửa lỗi và có tính kinh tế cao.
5 . Vòng giữ pha (PLL) dựa trên xung clock:
Vòng giữ pha cho phép DSP56002 sử dụng nguồn xung clock ngoại đối với việc xử lí nhiều tốc độ cũng như cung cấp xung clock đồng bộ hoá xung clock nội. PLL thực hiện việc nhân tần số, loại bỏ tính bất đối xứng và chia nhỏ công suất.
II .VÙNG MỞ RỘNG
1 . Các bộ nhớ nội:
Bộ xử lí DSP56002 có 6 bộ nhớ on-chip: RAM dữ liệu X, ROM dữ liệu X, RAM dữ liệu Y, ROM dữ liệu Y, RAM bộ nhớ chương trình và ROM bootstrap(tự khởi động). RAM dữ liệu X và Y là hai bộ nhớ nội 24-bit chiếm giữ 256 ô nhớ vị trí thấp nhất của khoảng địa chỉ X và Y tương ứng. ROM dữ liệu X và Y là hai bộ nhớ nội 24-bit cho phép bởi OMR, chiếm giữ 256 vị trí ô nhớ thấp kế tiếp của khoảng địa chỉ bộ nhớ. RAM chương trình P chứa các câu lệnh, hằng số và các bảng dữ liệu được cố định tại thời gian biên dịch. Các vị trí ô nhớ không sử dụng có thể dùng lưu trữ dữ liệu tạm thời. ROM bootstrap là một ROM có 64 ô nhớ lập trình trên 24-bit sử dụng chế độ bootstrap. Ngoài ra còn có thể lập trình để thực hiện phép bootstrap từ cổng mở rộng bộ nhớ, từ giao tiếp chủ hay từ giao tiếp bất đồng bộ nối tiếp (SCI).
2 . Các ngoại vi on-chip:
Các ngoại vi của DSP56002 bao gồm: một giao tiếp chủ song song bằng phương pháp DMA, một port giao tiếp nối tiếp đồng bộ (SSI), một port giao tiếp nối tiếp bất đồng bộ (SCI), và một port xuất /nhập lập trình được.
3 . Bộ định thời / Đếm sự kiện:
Bộ định thời có thể sử dụng nguồn xung clock nội hay ngoại, và có thể ngắt bộ xử lí sau một số sự kiện (xung clock) được tác động bởi người lập trình, hay nó có thể phát tín hiệu đến thiết bị ngoại vi sau khi đếm xong số sự kiện bên trong.
B. ĐƠN VỊ THỰC THI ALU DỮ LIỆU:
.....................................................................................................................................................
HƯỚNG PHÁT TRIỂN
Nhận dạng tiếng nói là một vấn đề lớn và vô cùng phức tạp. Hệ thống nhận dạng tiếng nói đã được xây dựng trong luận văn này chỉ với bộ từ vựng nhỏ và độ chính xác chưa cao lắm. Vì vậy cần nghiên cứu nhằm xây dựng một hệ thống nhận dạng tin cậy hơn với bộ từ vựng lớn. Một số hướng phát triển của đề tài như sau:
- Nghiên cứu thêm về cấu trúc của tiếng Việt, sự ảnh hưởng của các thành phần trong âm tiết lên cấu trúc formant trong miền thời gian-tần số. Từ đó, kết hợp với các giải pháp canh lề thời gian hợp lý hơn nhằm tận dụng triệt để đặc trưng của tiếng nói được trải dài trên cả âm tiết. Ngoài việc khảo sát sự khác nhau của chu kỳ cao độ của các nguyên âm còn khảo sát sự ảnh hưởng của các thành phần khác như âm đầu, âm cuối, thanh điệu... lên dạng sóng của chu kỳ đó.
- Có thể kết hợp nhiều bộ vi xử lý cùng hoạt động song song như vậy sẽ tăng khả năng xử lý nhận dạng tiếng nói.
- Nghiên cứu thêm các công cụ nhận dạng tiếng nói khác, vận dụng thêm các lý thuyết về Mờ, Mạng Neuron để nâng cao hiệu quả nhận dạng.
KẾT LUẬN
Luận văn đã thực hiện đầy đủ nhiệm vụ đặt ra của đề tài: Xây dựng bộ điều khiển và nhận dạng tiếng nói bằng xử lý tín hiệu số DSP56002. Cụ thể luận văn đã hoàn tất các phần sau:
Hoàn tất board mạch mở rộng bộ nhớ cho DSP56002 và board mạch điều khiển động cơ. Đã mở rộng nhớ với 64kbytes cho 2 vùng nhớ X và Y của DSP56002.
Thực hiện được việc nhận tín hiệu từ ngoài(micro)lưu vào RAM thông qua giao tiếp nối tiếp SSI của DSP56002 và CS4215 đồng thời phát tín hiệu ra loa.
Tìm hiểu công cụ toán học để xử lý tín hiệu từ phân tích Fourier đến tính STFT. Ứng dụng được công cụ biến đổi Fourier thời gian ngắn STFT vào DSP56002 và trích được formant của tín hiệu tiếng nói.
Sau khi trích được formant sử dụng phương pháp kết hợp mẫu để nhận dạng tín hiệu tiếng nói và đã nhận dạng được. Từ kết quả nhận dạng ứng dụng để điều khiển.
Như vậy, luận văn nghiên cứu hoàn tất nhận dạng tiếng nói dựa trên công cụ phân tích tín hiệu là STFT (Short Time Fourier Transform ). Trong luận văn này nhận dạng tiếng nói với bộ từ vựng nhỏ. Do đặc trưng của tiếng nói thay đổi qua các lần phát âm dù là cùng một từ và của cùng một người nói nên độ chính xác của việc nhận dạng chưa cao lắm. Vì vậy vấn đề còn lại là mở rộng kích thước của bộ từ vựng và tăng thêm độ chính xác của hệ thống. Việc lấy mẫu tín hiệu chuẩn có thể được huấn luyện nhiều lần và nhiều người huấn luyện để tăng độ chính xác cho hệ thống và có thể cho nhiều người sử dụng. Đồng thời có thể kết hợp thêm nhiều bộ vi xử lý cùng hoạt động song song.
