ĐỒ ÁN TỐT NGHIỆP ĐIỆN THIẾT KẾ VÀ THI CÔNG BỘ BÁO RÒ RỈ GAS BẰNG GIỌNG NÓI, thuyết minh BỘ BÁO RÒ RỈ GAS BẰNG GIỌNG NÓI, ĐỒ ÁN TỐT NGHIỆP BỘ BÁO RÒ RỈ GAS BẰNG GIỌNG NÓI
ĐỒ ÁN TỐT NGHIỆP
ĐỀ TÀI :
THIẾT KẾ VÀ THI CÔNG BỘ BÁO RÒ RỈ GAS BẰNG GIỌNG NÓI
Giảng viên hướng dẫn :
Sinh viên thực hiện :
Lớp :
Khoá :
TP . Hồ Chí Minh , tháng 7 năm 2013
LỜI NÓI ĐẦU
Ngày nay nhiên liệu gas ngày càng phổ biến trong cuộc sống của chúng ta . Gas đóng vai trò quan trọng trong cuộc sống hằng ngày mang lại cho chúng ta rất nhiều tiện ích đồng thời việc nguy hiểm từ việc sử dụng gas cũng phổ biến hơn . Những tai nạn về gas xảy ra vô cùng nguy hiểm vì vậy việc cảnh báo rò rỉ gas nhanh chóng và chính xác để kịp thời xử lý là vô cùng quan trọng . Trước yêu cầu ấy chúng em nghiên cứu thiết kế và thi công bộ báo rò rĩ gas bằng giọng nói để việc cảnh báo đươc tốt hơn .
LỜI CẢM ƠN
Nhóm đồ án xin chân thành cảm ơn Khoa Điện – Điện Lạnh đã tạo điều kiện thuận lợi cho nhóm đồ án . Nhóm cảm ơn thầy cô bộ môn trong khoa đặc biệt là Ths , thầy đã giúp đỡ chúng em rất nhiều trong quá trình thiết kế và thi công mô hình .
Qua đây nhóm cũng xin chân thành cảm ơn ban giám hiệu nhà trường đã tạo mọi điều kiện thuận lợi cho nhóm hoàn thành tốt khoá học . Trong suốt khoá học nhóm đã được trang bị rất nhiều kiến thức bổ ích nó là nền tảng vững chắc cho công việc và cuộc sống sau này
Qua đồ án này nhóm đã học hỏi được rất nhiều kiến thức , đây giống như một khoảng thời gian thực hành thực tế rất cần thiết nó giúp sinh viên thêm tự tin hơn , hoà nhập tốt với công việc thực tế sau này đồng thời thắt chặt thêm tình đoàn kết giữa thầy cô và các bạn với nhau .
MỤC LỤC
MỞ ĐẦU Trang
Chương 1 : GIỚI THIÊU ĐẦU BÁO GAS AB-365
1.1 CẢM BIẾN GAS MI-02 1
1.2 cấu tạo của MI-02 1
1.3 ĐẶC ĐIỂM KỸ THUẬT CỦA MI-02 2
1.3.1 bảng vẽ phác thảo của MI-02 3
1.3.2 giới thiệu sơ đồ mạch 3
1.4 ĐẦU BÁO RÒ RĨ GAS AB-365 4
Chương 2 : GIỚI THIỆU KHÁI QUÁT VỀ VDK 5
2.1 GIỚI THIỆU HỌ GCS-51 VÀ CẤU TRÚC MCS-51 5
2.2 SƠ ĐỒ CHÂN VÀ CHỨC NĂNG 7
2.2.1 sơ đồ chân 7
2.2.2 chức năng các chân của AT89C51 7
2.3 CÁC CHÂN TÍN HIỆU ĐIỀU KHIỂN 8
2.4 CẤU TRÚC BÊN TRONG CỦA VĐK 9
2.4.1 tổ chức bộ nhớ 9
2.4.2 các thanh ghi có chức năng đặc biệt 12
2.5 BỘ NHỚ NGOÀI 15
2.6 TÓM TẮT TẬP LỆNH CỦA 89C51 19
2.6.1 các lệnh số học 19
2.6.2 các lệnh logic 19
2.6.3 các lệnh rẽ nhánh 20
2.6.4 các lệnh dịch chuyển dữ liệu 20
2.6.5 các lệnh lý luận 21
2.6.6 hoạt động của bộ định thời 21
2.6.7 thanh ghi chế độ định thời 22
2.7 HOẠT ĐỘNG CỦA PORT NỐI TIẾP 89C51 24
2.7.1 thanh ghi điều khiển port nối tiếp SCON 25
2.7.2 khởi động và truy xuất thanh ghi port nối tiếp 28
2.8 HOẠT ĐỘNG NGẮT CỦA 89C51 30
2.8.1 tổ chức ngắt của 89c51 31
2.8.2 xử lý ngắt 33
Chương 3 : GIỚI THIỆU VỀ IC ÂM THANH 34
3.1 IC ÂM THANH HỌ ISD 34
3.1.1 giới thiệu về ISD 2650 34
3.1.2 sơ đồ khối bên trong của ISD2650 35
3.1.3 các thông số cơ bản 35
3.2 MÔ TẢ CHỨC NĂNG CHÂN 35
3.2.1 mô tả chi tiết 38
3.2.2 mô tả các mode vận hành 39
3.3 CÁC CHÂN ĐIỀ KHIỂN TRONG CHẾ ĐỘ MODE 6 40
3.3.1 chân CE 41
3.3.2 chân PD 41
3.3.3 EOM 41
3.4 GHI TRONG CHẾ ĐỘ PUSH- BUTTION 41
3.5 PHÁT LẠI TRONG CHẾ ĐỘ PUH – BUTTION 41
3.6 GIỚI THIỆU VỀ HAI MẠCH ỨNG DỤNG ISD2650 42
3.6.1 mạch ứng dụng bằng cách truy nhấp địa chỉ trực tiếp 42
3.6.2 mạch ưng dụng trong chế độ push- buttion 43
3.7 IC 7805 44
3.8 OPTO4N35 44
3.8.1 mô tả chung 44
3.8.2 tính chất 45
CHƯƠNG 4 : THIẾT KẾ MẠCH 46
4.1 SƠ ĐỒ KHỐI 46
4.2 KHỐI NGUỒN 46
4.3 KHỐI NHẬN TÍN HIỆU 47
4.4 KHỐI ĐIỀU KHIỂN 47
4.5 KHỐI ÂM THANH 48
4.6 KHỐI HIỂN THỊ 48
CHƯƠNG 5 : LƯU ĐỒ GIẢI THUẬT VÀ CHƯƠNG TRÌNH 49
5.1 LƯU ĐỒ GIẢI THUẬT 49
5.2 CHƯƠNG TRÌNH 51
KẾT LUẬN 55
DANH MỤC TÀI LIỆU THAM KHẢO 56
Chương 1 : GIỚI THIỆU VỀ CẢM ĐẦU BÁO GAS AB-365
1.1 CẢM BIẾN GAS MI-02 :
MI-02 (cảm biến khí ) cấu tạo là một chất xúc tác rất nhạy cảm với loại khí đốt . cảm biến phát hiện khí đốt như khí propane, methane và butan một cách chính xác. MI-02 bao gồm một cảm biến và thiết bị bù nhiệt độ. Hai thiết bị được bảo vệ bằng hai lớp kim loại (kim loại xốp) để bảo vệ khỏi tia lửa hoặc sốc.
Điện áp đầu vào cầu là 2.3V và những cuộn dây bằng bạch kim bên trong cảm biến thì được phủ lên một lớp bột alumina . MI-02 là một cảm biến với độ nhạy cao, độ tin cậy và độ bền lâu dài mà chỉ phát hiện các khí được lựa chọn bởi vì diện tích bề mặt tiếp xúc các khí rộng hơn bất kỳ bộ cảm biến loại xúc tác khác .
1.2 CẤU TẠO CỦA MI-02:
Hình 1.1 : cấu trúc bên trong của cảm biến khí MI-02
Cảm biến bao gồm một cuộn dây nhôm được đặt trong một ống hình trụ có từ thông đi qua . Cấu trúc này giúp giảm tối thiểu sự phát tán điện áp ra ngoài . Đồng thời giá đỡ dày giúp cải thiện độ nhạy phát hiện rò rỉ gas
Chất xúc tác được thử nghiệm nhằm giảm thiểu độ độc hại ngoài ra nó còn có thể điều chỉnh được nhiệt độ tối ưu và điện áp cho phép của cảm biến . chúng ta có thể làm giảm bớt sự rò rỉ của khí clo trong chất xúc tác bằng cách tối ưu hóa mạch báo động đơn hoặc đôi trong một không gian báo động
MI-02 là một sản phẩm có độ tin cậy cao , độ nhạy cao , tuổi thọ cao , điện áp thấp ( DC 2,3 V ) dòng dưới 200mA . Nó cung cấp một cảm biến có độ nhạy cao thông qua sự thay đổi về nhiệt độ và độ ẩm của chất xúc tác .
Hình 1.2 : mặt ngoài và trong của cảm biến MI-02
1.thân cảm biến 2.chân phụ
3.phần bù nhiệt độ
4.phần hoạt động
5.lớp bảo vệ
1.3 ĐẶC ĐIỂM KỸ THUẬT CỦA MI-02 :
Kiểu : tích hợp gồm cảm biến và thiết bị bù nhiệt độ
Thế hệ : MI-02
Loại cảm biến : cảm biến xúc tác
Các loại khí cảm nhận được : khí metan , butan và gas
Điện áp cầu : DC 2,3V
Dòng tác động : < 210mA ± 10mA
Công suất tiêu thụ : 0,46 W ± 10%
Thời gian ổn định ban đầu : 30 giây ± 10%
Tốc độ đáp ứng : 10 giây
Nhiệt độ chất xúc tác : 425 ° C ± 15 ° C
Điện trở của cuộn dây : 2.1Ω ± 0,05 Ω
Độ nhạy của điện áp : > 22mV
1.3.1 BẢNG VẼ PHÁC THẢO CỦA MI-02 :
1.3.2 GIỚI THIỆU SƠ ĐỒ MẠCH
Nguyên lý hoạt động của mạch :
khi IC MI-02 phát hiện có sự rò rỉ gas thì sẽ có sự chênh lệch điện áp giữa S và D sự chênh lệch điện áp sẽ làm cho IC LM358 thứ nhất nhận biết được . Sau đó IC LM 358 thứ nhất khuếch đại điện áp kích vào chân 5 của LM358 thứ 2 làm IC LM358 thứ 2 khuếch đại điện áp và dòng điện để đến đầu vào của nơi nhận tín hiệu .
1.4 ĐẦU BÁO RÒ Rỉ GAS AB-365 :
Thông số kỹ thuật :
Kiểu : AB-365
Chức năng : chức năng báo động kết nối với thiết bị đóng ngắt gas
Loại cảm biến : cảm biến xúc tác
Tốc độ tác động : < 20 s
Loại gas : LPG , LNG
Mật độ gas : dướ ¼ giới hạn gas có thể gây cháy nổ
Nguồn : DC12V ± 10%
Công suất : 2,5 W
Dãi nhiệt độ : -10 ° C - 40 ° C
Độ ẩm : 20% _ 85% RH
Kích cỡ :6 (W) X 113 (H) X 44 (D) / 130
Đầu áp ra : Đỏ/Đen 2V ( bình thường ) , 8v (báo động )
Chương 2 : GIỚI THIỆU KHÁI QUÁT VỀ VI ĐIỀU KHIỂN
2.1 Giới thiệu họ GCS-51 và cấu trúc MCS-51:
MCS-51 là họ IC vi điều khiển do hãng INTEL sản xuất.Các IC tiêu biểu cho họ là 8051 và 8031.Các sản phảm MCS-51 thích hợp cho những điều khiển.Việc sử lý trên byte và các toán số học ở cấu trúc dữ liệu nhỏ được thực hiện bằng nhiều chế độ truy xuất dữ liệu nhanh trên RAM nội.Tập lệnh cung cấp một bản tiện dụng của những lệnh số học 8bit kể cả những lệnh nhân và chia.Nó cung cấp những lệnh hỗ trợ mở rộng trên Chip dùng cho những biến một Bit như là kiểu dữ liệu riêng biệt cho phép quản lý và kiểm tra Bit trực tiếp trong điều khiển và hệ thống logic đòi hỏi xử lý luận lý.
8951 là một vi điều khiển 8Bit,chế tạo theo công nghệ CMOS chất lượng cao, công suất thấp với 4KB PEROM (Flash Programmable And Aresable Read Memory). Thiết bị này được chế tạo bằng cách sử dụng bộ nhớ không bốc hơi mật độ cao của ATMEL và tương thích với chuẩn công nghiệp MCS-51 về tập lệnh và các chân ra.PEROM ON-CHIP cho phép bộ nhớ lập trình trong hệ thống hoặc bởi một lập trình viên bình thường.Bằng cách một CPU 8 BIT với một PEROM trên một chip đơn,ATMEL AT89C51 là một vi điều khiển mạnh ( có công suất lớn) mà nó cung cấp sự linh động cao và giải pháp về giá cả đối với nhiều ứng dụng vi điều khiển
Các đặc điểm của 8951 được tóm tắt như sau:
Bộ nhớ có thể lập trình lại nhanh.
Có khả năng tới 1000 chu kỳ ghi xoá.
Tần số hoạt động từ 0 đến 24hz
2 bộ timer/counter 16 bit
128 byte RAM nội
4 port xuất/ nhập IO 8bit
Giao tiếp nối tiếp
64 Kb vùng nhớ mã ngoài
64 Kb vùng nhớ dữ liệu ngoại
Xử lý Boolean(hoạt động trên bit đơn)
210 vị trí có nhớ thể định vị bit
Ms cho hoạt dộng nhân hoặc chia
Sơ đồ khối của AT89C51 được trình bày như sau :
Hình 2.1 : Sơ đồ khối của AT89C51
2.2 Sơ đồ chân và chức năng:
2.2.1 Sơ đồ chân:
Hình 2.2 : Sơ đồ chân AT89C5
2.2.2 Chức năng các chân của AT89C51:
8951 tất cả có 40 chân có chức năng như các đường nhập xuất.Trong đó có 24 tác động kép ( nghĩa là một chân có 2 chức năng) mỗi đường có thể hoạt động như đường xuất nhập hoặc như đường điều khiển hoặc là thành phần của các bus dữ liệu và bus địa chỉ…
+Port 0: là Port có 2 chức năng ở chân 32-39 của 8951.trong các thiết kế cở nhỏ không dùng bộ nhớ mở rộng, nó được kết nối giữa bus địa chỉ và bus dữ liệu.
+Port 1: là Port IO trên các chân 1-8.Các chân được kí hiệu P1.0,P1.1,P1.2,….
Có thể dùng giao tiếp với các thiết bị ngoài nếu cần,Port 1 không có chức năng khác,vì vậy chúng chỉ được dùng cho giao tiếp với các thiết bị điện ngoài.
+Port 2: là Port có tác dụng kép trên các chân 21-28 được dùng như các đường xuất nhập hoặc byte cao của bus địa chỉ đối với các thiết bị dùng bộ nhớ mở rộng
+Port3: là Port tác dụng kép trên các chân10-17.Các chân của Port này có nhiều chức năng, các công dụng chuyển đổi có liên hệ với các đặc tính đặc biệt của 8951 như ở bảng sau:
|
BIT |
TÊN |
Chức Năng Chuyển Đổi |
|
P3.0 P3.1 P3.2 P3.3 P3.4 P3.5 P3.6 P3.7 |
RXT TXD INT0 INT1 T0 T1 WR RD
|
Ngõ vào Dữ liệu nối tiếp Ngõ xuất dữ liệu nối tiếp Ngõ vào ngắt ngoài 0 Ngõ vào ngắt ngoài 1 Ngõ vào của TIMER/COUNTER 0 Ngõ vào của TIMER/COUNTER 1 Điều khiển dữ liệu lên bộ nhớ ngoài Điều khiển đọc bộ nhớ dữ liệu ngoài |
2.3 Các chân tín hiệu điều khiển:
Chân cho phép bộ nhớ chương trình PSEN( PROGRAM STORE ENABLE):
PSEN là tín hiệu ngõ ra ở chân 29 có tác dụng cho phép đọc bộ nhớ chương trình mở rộng thường được nối đến chân 0E\(OUTPUT ENAPLE) của Eprom cho phép đọc các byte mã lệnh.
PSEN ở mức thấp trong thời gian Microcontroller 8951 lấy lệnh.Các mã lệnh của chương trình được đọc từ Eprom qua bus dữ liệu và chốt vào thanh ghi lệnh bên trong của 8951 để giải mã lệnh.Khi 8951 thi hành chương trình trong RAM nọi PSEN sẽ ở mức logic 1.
Chân cho phép chốt địa chỉ ALE ( ADDRESS LATCH ENABLE):
Khi 8951 truy xuất bộ nhớ ngoài,Port 0 có chức năng là bus địa chỉ và bus dữ liệu do đó phải tách các đường dữ liệu và các đường địa chỉ.Tín hiệu ra ALE ở chân thứ 30 dùng làm tín hiệu điều khiển giải đa hợp các đường địa chỉ với các dữ liệu khi kết nối chúng với IC chốt.
Tín hiệu ra ở chân ALE là một xung trong khoảng thời gian port 0 đóng vai trò là địa chỉ thấp nên chốt địa chỉ hoàn tự động.
Các xung tín hiệu ALE có tốc độ bằng 1/6 lần tần số dao động trên chip và có thể được dùng làm tín hiệu xung clock cho các phần khác của hệ thống .Chân ALE được dùng làm ngỏ vào xung lập trình cho Eprom của 8951.
Chân truy xuất ngoài EA (EXTERNAL ACCESS)
Tín hiệu vào ở chân 31 thường được mắc lên mức 1 hoặc mức 0.Nếu ở mức 1 8951 thi hành chương trình từ ROM nội trong khoảng địa chỉ 8kbyte.Nếu ở mức 0, 8951 thi hành chương trình từ bộ nhớ mở rộng.Chân EA\ được lấy làm chân cấp nguồn 21V khi lập trình cho Eprom trong 8951.
Chân Reset (RST):
Ngõ vào RST ở chân 9 là ngõ vào Reset của 8951.Khi ngõ vào tín hiệu này ít nhất cũng đưa lên 2 chu kỳ máy,các thanh ghi bên trong được nạp những giá trị thích hợp để khởi động hệ thống.Khi cấp điện mạch tự động Reset.
Các ngõ vào bộ giao động XTAL1,XTAL2:
Bộ dao động được tích hợp bên trong 8951.khi sử dụng 8951 người thiết kế chỉ cần kết nối thêm mạch thạch anh và các tụ như hình 3.3 tần số thạch anh thường sử dụng cho 8951 là 12Mhz.
Chân 40(Vcc) được nối lên nguồn 5V.
- CẤU TRÚC BÊN TRONG CỦA VI ĐIỀU KHIỂN :
2.4.1 Tổ Chức Bộ Nhớ :
Hinh 2.3 : Bản Tóm Tắt Vùng Nhớ Của 8951
Bộ nhớ trong 8951 bao gồm EPROM và RAM.RAM trong 8951 bao gồm nhiều phần:Phần lưu trữ đa dụng,phần lưu trữ địa chỉ hoá từng bit,các BANK thanh ghi và các thanh ghi chức năng đặc.8951có cấu trúc bộ nhớ theo cấu trúc HADVARD:Có những vùng bộ nhớ riêng biệt cho dữ liệu và chương trình.Chương trình và dữ liệu có thể chứa bên trong 8951,nhưng 8951 vẫn có thể kết nối với 64kbyte bộ nhớ chương trình và 64kbyte dữ liệu ngoài.
Bộ nhớ dữ liệu trên chip:
Bản đồ bản bộ Data trên chip như sau :
|
7F |
RAM đa dụng |
|
FF |
|
|
||||||||||||||||||||
|
|
|
F0 |
F7 |
F6 |
F5 |
F4 |
F3 |
F2 |
F1 |
F0 |
B |
||||||||||||||
|
|
|
|
|
|
|||||||||||||||||||||
|
|
|
E0 |
E7 |
E6 |
E5 |
E4 |
E3 |
E2 |
E1 |
E0 |
ACC |
||||||||||||||
|
|
|
|
|
|
|||||||||||||||||||||
|
|
|
D0 |
D7 |
D6 |
D5 |
D4 |
D3 |
D2 |
D1 |
D0 |
PSW |
||||||||||||||
|
|
|
|
|
|
|||||||||||||||||||||
|
30 |
|
|
B8 |
- |
- |
- |
BC |
BB |
BA |
B9 |
B8 |
IP |
|||||||||||||
|
2F |
7F |
7E |
7D |
7C |
7B |
7A |
79 |
78 |
|
|
|
|
|
|
|
|
|
|
|
||||||
|
2E |
77 |
76 |
75 |
74 |
73 |
72 |
71 |
70 |
|
B0 |
B7 |
B6 |
B5 |
B4 |
B3 |
B2 |
B1 |
B0 |
P.3 |
||||||
|
2D |
6F |
6E |
6D |
6C |
6B |
6A |
69 |
68 |
|
|
|
|
|
|
|
|
|
|
|
||||||
|
2C |
67 |
66 |
65 |
64 |
63 |
62 |
61 |
60 |
|
A8 |
AF |
|
|
AC |
AB |
AA |
A9 |
A8 |
IE |
||||||
|
2B |
5F |
5E |
5D |
5C |
5B |
5A |
59 |
58 |
|
|
|
|
|
|
|
|
|
|
|
||||||
|
2A |
57 |
56 |
55 |
54 |
53 |
52 |
51 |
50 |
|
A0 |
A7 |
A6 |
A5 |
A4 |
A3 |
A2 |
A1 |
A0 |
P2 |
||||||
|
29 |
4F |
4E |
4D |
4C |
4B |
4A |
49 |
48 |
|
|
|
|
|
|
|
|
|
|
|
||||||
|
28 |
47 |
46 |
45 |
44 |
43 |
42 |
41 |
40 |
|
99 |
Không được địa chỉ hoá |
SBUF |
|||||||||||||
|
27 |
3F |
3E |
3D |
3C |
3B |
3A |
39 |
38 |
|
98 |
9F |
9E |
9D |
9C |
9B |
9A |
99 |
98 |
SCON |
||||||
|
26 |
37 |
36 |
35 |
34 |
33 |
32 |
31 |
30 |
|
|
|
|
|||||||||||||
|
25 |
2F |
2E |
2D |
2C |
2B |
2A |
29 |
28 |
|
90 |
97 |
96 |
95 |
94 |
93 |
92 |
91 |
90 |
P1 |
||||||
|
24 |
27 |
26 |
25 |
24 |
23 |
22 |
21 |
20 |
|
|
|
|
|||||||||||||
|
23 |
1F |
1E |
1D |
1C |
1B |
1A |
19 |
18 |
|
8D |
Không được địa chỉ hoá |
TH1 |
|||||||||||||
|
22 |
17 |
16 |
15 |
14 |
13 |
12 |
11 |
10 |
|
8C |
Không được địa chỉ hoá |
TH0 |
|||||||||||||
|
21 |
0F |
0E |
0D |
0C |
0B |
0A |
09 |
08 |
|
8B |
Không được địa chỉ hoá |
TL1 |
|||||||||||||
|
20 |
07 |
06 |
05 |
04 |
03 |
02 |
01 |
00 |
|
8A |
Không được địa chỉ hoá |
TL0 |
|||||||||||||
|
1F |
Bank 3 |
|
89 |
Không được địa chỉ hoá |
TMOD |
||||||||||||||||||||
|
18 |
|
|
88 |
8F |
8E |
8D |
8C |
8B |
8A |
89 |
88 |
TCON |
|||||||||||||
|
17 |
Bank 2 |
|
87 |
Không được địa chỉ hoá |
PCON |
||||||||||||||||||||
|
10 |
|
|
|
|
|
||||||||||||||||||||
|
0F |
Bank 1 |
|
83 |
Không được địa chỉ hoá |
DPH |
||||||||||||||||||||
|
08 |
|
|
82 |
Không được địa chỉ hoá |
DPL |
||||||||||||||||||||
|
07 |
Bank thanh ghi 0 |
|
81 |
Không được địa chỉ hoá |
SP |
||||||||||||||||||||
|
00 |
Mặc định cho R0 – R7 |
|
88 |
87 |
86 |
85 |
84 |
83 |
82 |
81 |
80 |
P0 |
|||||||||||||
Bộ nhớ trong 8951 bao gồm RAM và ROM.RAM trong 8951 bao gồm nhiều thành phần:Phần lưu trữ đa dụng,phần lưu trữ địa hoá từng bit,các bank thanh ghi và các thanh ghi chức năng đặc biệt.8951 có cấu trúc bộ nhớ theo cấu trúc HARVARD.Có vùng bộ nhớ riêng biệt cho chương trình và dữ liệu,chương trình và dữ liệu có thể chứa bên trong 8951,nhưng 8951 vẫn có thể kết nối với 64kbyte bộ nhớ chương trình và 64kbyte dữ liệu ngoài.
Hai đặc tính cần chú ý là :
Các thanh ghi và các port xuất nhập đã được định vị(xác đinh) trong bộ nhớ và có thể truy xuất trực tiếp giống như các địa chỉ bộ nhớ khác
Ngăn xếp trong RAM nội nhỏ hơn so RAM ngoại như các bộ Microprontroller khác.
RAM bên trong 8951 được phân chia như sau:
+Các bank thanh ghi có địa chỉ từ 00H đến 1FH.
+RAM địa chỉ hoá từng bit có địa chỉ từ 20H đến 2FH.
+RAM đa dụng có địa chỉ từ 30H đến 7FH.
+Các thanh ghi có chức năng đặc biệt có địa chỉ từ 80H đến FFh.
RAM đa dụng:
Mặc dù trên hình vẽ cho thấy 80byte Ram đa dụng chiếm các địa chỉ từ 30H đến 7FH ,32byte dưới từ 00H đến 1FH cũng có thể dùng với mục đích tương tự( mặc dù các địa chỉ này đã dùng với mục đích khác).
Mọi địa chỉ trong vùng Ram đa dụng đều có thể truy xuất tự do.Dùng kiểu trực tiếp hay gián tiếp.
RAM có thể truy xuất từng bit:
8951 chứa 210 bit địa chỉ hoá,trong đó có 128 bit là các địa chỉ byte từ 20F đến 2FH và các bit còn lại chứa trong thanh ghi có chức năng đặc biệt
Ý tưởng truy xuất từ phần mềm là các đặc tính mạch của Microcontrller xử lý chung.Các bit có thể được đặt,xoá.AND ,OR….,Với một lệnh đơn.Đa số các microcontronller xử lý đòi hỏi có một lệnh đọc-sửa-ghi để đạt được mục đích tương tự.Ngoài ra các Port cũng có thể truy xuất được từng bit.
128bit truy xuất từng bit này cũng có thể truy xuất như các byte hoặc như các bit phụ thuộc được dùng
CÁC BANK THANH GHI:
32 byte thấp của bộ nhớ nội được dành cho các bank thanh ghi.Bộ lệnh 8951 hỗ trợ cho 8 thanh ghi có tên là từ R0 đến R7 và theo mặc định sau khi Reset hệ thống,các thanh ghi này có địa chỉ từ 00H đến 07H.
Các lệnh dùng các thanh ghi từ R0 đến R7 sẽ ngắn hơn và nhanh hơn so với các lệnh có chức năng tương dùng kiểu địa chỉ trực tiếp.Các dữ liệu được dùng trực thường xuyên nên dùng một trong các thanh ghi này.
Do có 4 bank thanh ghi này nên tại một thời điểm chỉ có một bank thanh ghi được truy xuất bởi các thanh ghi từ R0 đến R7 để chuyển đổi việc truy xuất các bank thanh ghi chọn bank các bit trong thanh ghi trạng thái.
2.4.2 CÁC THANH GHI CÓ CHỨC NĂNG ĐẶC BIỆT:
Các thanh ghi nội của 8951 được truy xuất ngầm định bởi bộ lệnh.
Các thanh ghi nội của 8951 được định dạng như một phần của RAM trên chip vì vậy mỗi thanh ghi sẽ có một địa chỉ ( ngoại trừ thanh ghi bộ đếm chương trình và thanh ghi lệnh,vì các thanh ghi này hiếm khi tác động trực tiếp).Cũng như từ R0 đến R7,8951 có 21 thanh ghi có chức năng đặc biệt SFR (Special Function Register) ở vùng trên của RAM nội từ địa chỉ 80H đến FFFH.
Chú ý: tất cả 128 địa chỉ từ 80H đến FFFH không được định nghĩa,chỉ có 21 thanh ghi đặc biệt được định nghĩa sẵn địa chỉ.
Ngoại trừ thanh ghi A đã có thể truy xuất như đã nói,đa số thanh ghi có còn lại có chức năng SFR có thể địa chỉ hoá hoặc byte.
2.4.2.1 THANH GHI TRẠNG THÁI CHƯƠNG TRÌNH PSW(PROGRAM STATUS WORD):
Thanh ghi trạng thái chương trình ở địa chỉ D0H được tóm tắt như sau:
|
Bit |
Symbol |
Address |
Description |
|
PSW.7 |
CY |
D7H |
Cary Flag |
|
PSW.6 |
AC |
D6H |
Auxiliary Cary Flag |
|
PSW.5 |
F0 |
D5H |
Flag 0 |
|
PSW4 |
RS1 |
D4H |
Register Bank Select 1 |
|
PSW.3 |
RS0 |
D3H |
Register Bank Select 0 |
|
|
|
|
00=Bank 0; address 00H¸07H |
|
|
|
|
01=Bank 1; address 08H¸0FH |
|
|
|
|
10=Bank 2; address 10H¸17H |
|
|
|
|
11=Bank 3; address 18H¸1FH |
|
PSW.2 |
OV |
D2H |
Overlow Flag |
|
PSW.1 |
- |
D1H |
Reserved |
|
PSW.0 |
P |
DOH |
Even Parity Flag |
Bit 7 CY (Carry Flag):
Cờ nhớ có tác dụng kép.Thông nó được dùng cho các lệnh toán học:C=1 nếu phép cộng có sự tràn hoặc phép trừ có mượn và ngược lại C=0 nếu phép toán cộng không có tràn và phép toán trừ không có mượn.
Bit 6 AC(AUXILIARY CARY FLAG)
Khi cộng những giá trị BCD (Binary Code Decimal), cờ nhớ phụ AC được xét nếu kết quả 4 bit nằm trong phạm vi điều khiển 0AH-0FH.Còn ngược lại AC=0
Bit 5 F0 (Flag 0):
Cờ 0 (F0) là một bit cờ đa dụng dùng cho các ứng dụng người dùng.
Những bit chọn bank thanh ghi truy xuất:
RS1 và RS0 quyết định dãy thanh ghi tích cực.Chúng được xoá sau khi Reset hệ thống và được thay đổi phần mềm khi cần thiết.
Tuỳ theo RS1,RS0=00,01,11 sẽ được chọn bank thanh ghi tích cực tương ứng là bank0,bank1,bank2,bank3.
|
RS1 |
RS2 |
BANK |
|
0 |
0 |
0 |
|
0 |
1 |
1 |
|
1 |
0 |
2 |
|
1 |
1 |
3 |
Bit 2 OV (Over Flag):
Cờ tràn được set sau một hoạt động cộng hay trừ nếu có sự tràn toán học.Khi các số có dấu được cộng hoặc trừ với nhau,phần mềm có thể kiểm tra bit này để xác định xem bit này có nằm trong tầm xác định không.Khi các số không có dấu được cộng bit OV được bỏ qua.Các kết quả lớn hơn +127 hoặc nhỏ hơn -128 thì bit OV=1.
Bit P (Parity):
Bit tự động được set hay clear ở mỗi chu kỳ máy để lập Parity chẵn với thanh ghi A.Sự đếm các bit 1 trong thanh ghi A cộng với bit parity luôn luôn chẵn.Ví dụ A chứa 10101101B thì bit P set lên một để tổng số bit 1 trong A và P tạo thành số chẵn
Bit Parity thường được dùng trong sự kết hợp với những thủ tục của Port nối tiếp để tạo ra bit Parity trước khi phát đi hoặc kiểm tra bit Parity sau khi thu.
2.4.2.2 THANH GHI B:
Thanh ghi B ở địa chỉ F0H được dùng cùng với thanh ghi A cho các phép toán nhân chia .Lệnh MUL AB sẽ nhận những giá trị không dấu 8 bit trong hai thanh ghi Avà B,rồi trả về 16 bit trong A(byte cao) và B(byte thấp). Lệnh DIV AB, lấy A chia B,kết quả nguyên đặt vào A,số dư đặt vào B.
Thanh ghi B có thể được dùng như một thanh ghi đệm trung gian đa mục đích .
Nó là những bit định vị thông qua những địa chỉ từ F0H-F7H.
2.4.2.3 Con trỏ ngăn xếp SP (Stack pointer):
Con trỏ ngăn xếp là một thanh ghi 8 bit,địa chỉ 81H.Nó chứa địa chỉ các byte dữ liệu hiện hành trên đỉnh ngăn xếp.Các lệnh trên ngăn xếp bao gồm các lệnh cất dữ liệu vào ngăn xếp (PUSH) và lấy dữ liệu ra khỏi ngăn xếp(POP).
Lệnh cất dữ liệu vào ngăn xếp sẽ làm tăng SP trước khi ghi dữ liệu và lệnh lấy ra khỏi ngăn xếp sẽ làm giảm SP.Ngăn xếp của 8031/8051 được giữ trong RAM nội và giớ hạn các địa chỉ có thể truy xuất bằng địa chỉ gián tiếp,chúng là 128 byte đầu của 8951.
Để khởi động SP với ngăn xếp bắt đầu tại địa chỉ 60H,các lệnh sau đây được dùng:
MOV SP,
Với lệnh trên thì ngăn xếp của 8951 chỉ có 32 byte và địa chỉ cao nhất của RAM trên chip là 7FH.Sở dĩ 5FH được nạp vào SP vì SP tăng lên 60H trước khi cất byte dữ liệu.
Khi reset 8951, SP sẽ mang giá trị mặt định là 07H và dữ liệu đầu tiên sẽ được cất vào ô nhớ ngăn xếp có địa chỉ là 08H.Nếu phần mềm ứng dụng không khởi động SP một giá trị mới thì thanh ghi 1 có cả bank2 và bank3 không dùng được vì vùng RAM này đã được dùng làm ngăn xếp.Ngăn xếp được truy xuất trực tiếp bằng các lệnh PUSH và POP để lưu trữ tạm thời và lấy lại dữ liệu,hoặc truy xuất ngầm bằng lệnh gọi chương trình con (ACALL, LCALL) và các lệnh trở về (RET,RETI) để lưu trữ bộ đếm của giá trị chương trình khi bắt đầu thực hiện chương trình con và lấy lại khi kết thúc chương trình con…..
2.4.2.4 CON TRỎ DỮ LIỆU DPTR ( DATA POITER):
Con trỏ dữ liệu (DTPR) được dùng để truy xuất bộ nhớ ngoài là một thanh ghi 16 bit ở địa chỉ 82H (DPL : byte thấp) và 83H (DPH : byte cao).Ba lệnh sau sẽ ghi 55H vào RAM ngoài ở địa chỉ 1000H:
MOV A,
MOV DPTR,
MOVX@DPTR,A
Lệnh đầu tiên dùng để nạp 55H vào thanh ghi A.Lệnh thứ hai dùng để nạp địa chỉ củ của ô nhớ cần lưu giá trị 55H vào con trỏ dữ liệu DPTR.Lệnh thứ 3 sẽ di chuyển nội dung thanh ghi A ( là 55H) vào ô nhớ RAM bên ngoài có địa chỉ chứa trong DPTR (là 1000H).
2.4.2.5 CÁC THANH GHI TIMER (TIMER REGISTER):
8951 có chứa 2 bộ nhớ định thời/bộ chứa 16 bit được dùng cho việc định thời được đếm sự kiện.Timer 0 ở địa chỉ 8AH (TL0: byte thấp) và 8CH ( TH0: byte cao) .Timer 1 ở địa chỉ 8BH (TL1: byte thấp) và 8DH ( TH1: byte cao) .Việc khởi động timer được set bởi timer Mode (TMOD ) ở địa chỉ 89H và thanh ghi điều khiển timer (TCON) ở địa chỉ 88H. Chỉ có TCON được địa chỉ hoá từng bit.
2.4.2.6 CÁC THANH GHI POTR NỐI TIẾP (SERIAL POTR REGISTER):
8951 chứa một potr nối tiếp cho việc trao đổi thông tin với các thiết bị nối tiếp với máy tính,modem hoặc giao tiếp nối tiếp với các IC khác.Một thanh ghi đệm thanh ghi dữ liệu nối tiếp (SBUF) ở địa chỉ 99H sẽ dữ cả dữ liệu truyền và dữ liệu nhập.Khi truyền dữ liệu ghi lên SBUF, khi nhận dữ liệu thì đọc lên SBUF.Các thanh ghi khác nhau được lập trình qua thanh ghi điều khiển potr nối tiếp (SCON) được địa chỉ hoá ở địa chỉ 98H.
2.4.2.7 CÁC THANH GHI NGẮT (INTERUPT REGISTER) :
8951 có cấu trúc 5 nguồn ngắt, 2 mức ưu tiên .Các ngắt bị cấm sau khi bị reset hệ thống và sẽ được cho phép bằng việt thanh ghi cho phép ngắt (IE) ở địa chỉ A8H.Cả hai được địa chỉ hoá từng bit.
Thanh ghi nguồn điền khiển PCON (POWER CONTROL REGISTER):
Thanh ghi PCON không có bit định vị.Nó ở địa chỉ 87H chứa nhiều bit điều khiển.Thanh ghi PCON được tóm tắt như sau:
Bit 7 (SMOD): Bit có tốc độ Baud ở mode 1,2,3 ở port nối tiếp khi set.
Bit 6,5,4 : không có địa chỉ
Bit 3 (GF1): bit cờ đa năng 1
Bit 2 (GF0): bit cờ đa năng 0
Bit 1 (PD): Set để khởi động mode power down và thoát để reset
Bit 0 (IDL): Set để khởi động mode Idle và thoát khi ngắt mạch hoặc reset.
Các bit điều khiển Power down và Idle có tác dụng chính trong tất cả các IC hoặc họ MSC-51 nhưng chỉ được thi hành trong bản phiên dịch của CMOS.
- BỘ NHỚ NGOÀI (EXTERNAL MEMORE):
8951 có khả năng mở rộng bộ nhớ lên đến 64 kbyte bộ nhớ chương trình và 64 kbyte bộ nhớ dữ liệu ngoài. Do đó có thể dùng RAM và ROM nếu cần.
Khi dùng bộ nhớ ngoài, Port 0 không còn chức năng I/O nữa, nó được kết hợp bus địa chỉ (A0-A7) với tín hiệu ALE để chốt byte của bus địa chỉ khi bắt đầu mỗi chu kỳ bộ nhớ . Port 2 được coi là byte cao của bus địa chỉ.
Truy xuất bộ nhớ mã ngoài (Acessing External Code Memory ):
Bộ nhớ chương trình bên ngoài là bộ nhớ ROM được cho phép của tín hiệu PSEN .Sự kết nối phần cứng của EFROM như sau :
Trong một chu kỳ máy tiêu biểu, tín hiệu ALE tích cực hai lần. Lần thứ nhất cho phép 74 HC373 mở cổng chốt địa chỉ byte thấp, khi ALE xuống 0 thì byte thấp và byte cao cuả bộ đếm chương trình đều có nhưng EPROM chưa suất hiện vì PSEN\ chưa tích cực. Khi tín hiệu lên một trở lại thi Potr 0 đã có dữ liệu Opcode. ALE tích cực lần thứ hai được giải thích tương tự và byte 2 được đọc từ bộ nhớ chương trình. Nếu lệnh đang hiện hành là lệnh một byte thi CPU chỉ đọc Opcode, còn byte thứ hai bỏ đi.
Truy xuất bộ nhớ dữ liệu ngoài ( Acessing External Data Memory):
Bộ nhớ dữ liệu ngoài là bộ nhớ RAM được đọc hoặc ghi khi được cho phép của tín hiệu RD\ và WR. Hai tín hiệu này nằm ở chân P3.7 (RD) và chân P3.6 (WR). Lệnh MOVX được dùng để truy xuất bộ nhớ dữ liệi ngoài và dùng một bộ đệm dữ liệu 16 bit (DPTR), R0 hoặc R1 như là một thanh ghi địa chỉ.
Các RAM có thể giao tiết với 8951 tương tự cách như EPROM ngoại trừ chân RD\ của 8951 nối với chân OE\ (Output Enable) của RAM và chân WR\ của 8951 nối với chân WE\ của RAM. Sự nối các bus dữ liệu và địa chỉ tượng tự như cách nối của EPROM.
Sự giải mã địa chỉ (Address Decoding):
Sự giải mã địa chỉ là một yêu cầu tất yếu để chọn EPROM, RAM, 8279,…Sự giải mã địa chỉ đối với 8951 để chọn các vùng nhớ ngoài như các vi điều khiển. Nếu các con EPROM hoặc Ram 8K được dùng thì các bus địa chỉ phải giải mã để chọn các IC nhớ nằm trong phạm vi 8K: 0000H ÷ 1FFFH, 200H ÷ 3FFFH,…
Một cách cụ thể, IC giải mã 74C138 được dùng với các ngõ ra được nối với những ngõ vào chọn chip CS (Chip Select0 trên những IC nhớ EPROM, RAM.
Hình dưới đây cho phép kết nối nhiều EPROM và RAM.
Sự đè lên nhau của các vùng nhớ dữ lieu ngoài:
Vì bộ nhớ chương trình là ROM, nên nảy sinh một vấn đề bất tiện khi phát triển phần mềm chi vi điều khiển. Một nhược điểm chung của 8951 là các vùng nhớ dữ liệu ngoài nằm đè lên nhau. Vì tín hiệu PSEN\ được dùng để đọc bộ nhớ mã ngoài và tín hiệu RD\ được dùng để đọc bộ nhớ dữ liệu, nên bộ nhớ RAM đến ngỏ ra một cổng XOR có hai ngõ vào PSEN\ và RD\. Sơ đồ mạch như hình sau cho phép bộ nhớ RAM có hai chức năng: vừa là bộ nhớ chương trình vùa là bộ nhớ dữ liệu.
Overlapping the external code and data space:
Một chương trình có thể được tải vào RAM bằng cách xem nó như bộ nhớ dữ liệu và ti hành chương trình bằng cách xem nó như bộ nhớ chương trình.
Hoạt động Reset:
8951 có ngõ vào reset RST tácc động ở mức cao trong khoảng thời gian hai chu kỳ xung máy, sau đó xuống mức thấp để 8951 làm việc. RST có thể dùng tay kích bằng một phím nhấn thường hở, sơ đồ mạch reset như sau:
Hình 2.4 : Sơ đồ mạch reset
Trạng thái của tất cả các thanh ghi trong 8951 sau khi reset hệ thống được tóm tắt trong bản dưới đây.
Thanh ghi quan trong nhất là thanh ghi bộ nhớ đếm chương trình PC được reset tại địa chỉ 0000H. Khi ngõ vào RST xuống mức thấp, chương trình luôn bắt đầu tại địa chỉ 0000H của bộ nhớ chương trình. Nội dung của RAM trên chip không bị thay đổi bới tác động của ngõ vào Reset.
|
Thanh ghi |
Nội dung |
|
Đếm chương trình PC Thanh ghi tích luỹ Thanh ghi B Thanh ghi trạng thái PSW SP DPRT Port 0 đến port 3 IP IE Các thanh ghi định thời SCON SBUF PCON ( HMOS ) PCON ( CMOS ) |
0000H 00H 00H 00H 07H 0000H FFH XXX0 0000B 0X0X 0000B 00H 00H 00H 0XXX XXXXH 0XXX 000B |
2.6 Tóm Tắt Tập Lệnh Của 89c51:
Các chương trình được cấu tạo từ nhiều lệnh, chúng được xây dựng logic, sự nối tiếp của các lệnh được nghĩ ra một cách hiệu quả và nhanh, kết quả của chương trình thì khả quan.
Tập lệnh họ MCS-51 được sự kiểm tra của các mode định vị và các lệnh của chúng có các Opcode 8 bit. Điều này cung cấp khả năng 28 = 256 lệnh được thi hành và một lệnh không được định nghĩa. Vài lệnh có 1 hoặc 2 byte bởi dữ liệu hoặc địa chỉ thêm vào Opcode. Trong toàn bộ các lệnh có 139 lệnh 1 byte, 92 lệnh 2 byte và 24 lệnh 3 byte
8051 chia ra 5 nhóm chính:
- Các lệnh số học.
- Lệnh logic.
- Lệnh dịch chuyển dữ liệu.
- Lệnh luận lý.
- Lệnh rẽ nhánh chương trình.
2.6.1 Các lệnh số học:
ADD A, <src,byte>
SUBB A, <src, byte>
INC <byte>
DEC <byte>
MUL AB : (A) LOW [(A) x (B)]; có ảnh hưởng cờ OV
: (B) HIGH [(A) x (B)]; cờ Carry được xoá
DIV AB : (A) Integer result of [(A) / (B)]; cờ OV
: (B) Remainder of [(A) / (B)]; cờ Carry xoá
2.6.2 Các lệnh logic:
Tất cả các lệnh logic sử dụng thanh ghi A như là một trong những toán hạng thực thi một chu kì máy, ngoài A mất 2 chu kì máy. Những hoạt động logic có thể được thực hiện trên bất kì byte nào trong vị trí nhớ dữ liệu nội mà không thông qua thanh ghi A.
Các hoạt động logic được tóm tắt như sau:
ANL <dest-byte>,<src-byte>
ORL <dest-byte><src-byte>
XRL <dest-byte>,<src-byte>
RL A : Quay thanh ghi A qua trái 1 bit
RLC A : Quay vòng thanh ghi A qua trái 1 bit có cờ nhớ.
RR A : Quay thanh ghi A sang phải 1 bit
RRC A : Quay thanh ghi A sang phải 1 bit có cờ nhớ
2.6.3 Các lệnh rẽ nhánh:
JC Rel : Nhảy đến “Rel” nếu cờ carry C =1.
JNC Rel : Nhảy đến “Rel” nếu cờ Carry C =0
JB bit,rel : Nhảy đến “Rel” nếu (bit) =1
JNB bit,rel : Nhảy đến “rel” nếu (bit) =0
JBC bit, rel : Nhảy đến “rel” nếu (bit) =1 và xoá bit.
ACALL addr 11 : Lệnh gọi tuyệt đối trong Page 2K
LCALL Addr 16 : Lệnh gọi dài chương trình con trong 64 K
RET : Kết thúc chương trình con trở về chương trình chính.
RETI : Kết thúc thủ tục phục vụ ngắt quay về chương trình chính
AJMP addr11 : Nhảy tuyệt đối không điều kiện trong 2 K
LJMP addr16 : Nhảy dài không điều kiện trong 64 K
SJMP rel : Nhảy ngắn không điều kiện trong (-128-127) byte
CJNE A, direct, rel : so sánh và nhảy nếu A direct
DJNE Rn,rel : Giảm Rn và nhảy nếu Rn0
DJNZ direct, rel : Giảm và nhảy nếu direct 0
2.6.4 Các lệnh dịch chuyển dữ liệu:
Các lệnh dịch chuyển dữ liệu trong những vùng nhớ nội thực thi 1 hoặc 2 chu kỳ máy. Mẫu lệnh MOV <destination>, <source> cho phép di chuyển dữ liệu bất kỳ 2 vùng nhớ nào của RAM nội hoặc các vùng nhớ của các thanh ghi chức năng đặc biệt mà không thông qua thanh ghi A.
Vùng Stack của 8051 chỉ chứa 128 byte RAM nội, nếu con trỏ Stack SP được tăng quá địa chỉ 7FH thì các byte được PUSH vào sẽ mất đi vào các byte POP ra thì không biết rõ.
Các lệnh dịch chuyển bộ nhớ nội và bộ nhớ ngoại dùng sự định vị gián tiếp. Địa chỉ gián tiếp có thể dùng địa chỉ 1 byte (@ Ri) hoặc địa chỉ 2 byte (@ DPTR). Tất cả các lệnh dịch chuyển hoạt động trên toàn bộ nhớ ngoài thực thi trong 2 chu kỳ máy và dùng thanh ghi A làm toán hạng DESTINATION.
Việc đọc và ghi RAM ngoài (RD và WR) chỉ tích cực trong suốt quá trình thực thi của lệnh MOVX, còn bình thường RD và WR không tích cực (mức 1).
2.6.5 Các lệnh luận lý:
CLR C : Xoá cờ Carry xuống 0. Có ảnh hưởng cờ Carry.
CLR BIT : Xoá bit xuống 0. Không ảnh hưởng cờ Carry.
SET C : Set cờ Carry lên 1. Có ảnh hưởng cờ Carry.
SET BIT : Set bit lên 1. Không ảnh hưởng cờ Carry.
CPL C : Đảo bit cờ Carry. Có ảnh hưởng cờ Carry.
CPL BIT : Đảo bit. Không ảnh hưởng cờ Carry.
ANL C, BIT : Có ảnh hưởng cờ Carry.
ANL C, : Không ảnh hưởng cờ Carry.
ORL C, BIT: Tác động cờ Carry.
MOV C, BIT: Cờ Carry bị tác động.
MOV BIT, C : Không ảnh hưởng cờ Carry
2.6.6 Hoạt Động Của Bộ Định Thời:
Các bộ định thời được sử dụng hầu hết trong các ứng dụng hướng điều khiển và 89c51 với các bộ định thời trên chip không phải là trường hợp ngoại lệ. 89c51 có hai bộ định thời 16 bit, mỗi bộ có 4 chế độ hoạt động. Các bộ định thời được dùng để:
............................................
;==============================================
QUETSENSO:
JNB SENSO1,TANG1
JNB SENSO2,TANG2
JNB SENSO3,TANG3
JNB SENSO4,TANG4
JNB SENSO5,TANG5
JNB SENSO6,TANG6
JNB SENSO7,TANG7
JNB SENSO8,TANG8
SJMP MAIN1
RET
;----------------------------
TANG1:
MOV R1,#03H
LOOP:
MOV P0,#80H
SETB DEN1
clr PLAY
LCALL DELAY
;LAP1:
;JNB REC,THOAT1
;SJMP LAP1
;THOAT1:
SJMP MAIN1
RET
;------------------------------
TANG2:
MOV P0,#40H
SETB DEN2
clr PLAY
LAP2:
JNB REC,TANG2
SJMP LAP2
RET
;----------------------------------
TANG3:
MOV P0,#20H
SETB DEN3
CLR PLAY
LAP3:
JNB REC,TANG3
SJMP LAP2
RET
;----------------------------------
TANG4:
MOV P0,#10H
SETB DEN4
CLR PLAY
LAP4:
JNB REC,TANG4
SJMP LAP4
RET
;------------------------------------
TANG5:
MOV P0,#30H
SETB DEN5
CLR PLAY
LAP5:
JNB REC,TANG5
SJMP LAP5
RET
;-----------------------------------
TANG6:
MOV P0,#70H
SETB DEN6
CLR PLAY
LAP6:
JNB REC,TANG6
SJMP LAP6
RET
;----------------------------
TANG7:
MOV P0,#50H
SETB DEN7
CLR PLAY
LAP7:
JNB REC,TANG7
SJMP LAP7
RET
;------------------------------
TANG8:
MOV P0,#00H
SETB DEN8
CLR PLAY
LAP8:
JNB REC,TANG8
SJMP LAP8
RET
;==================DELAY===============
DELAY:
PUSH 00H
PUSH 01H
MOV R7,#20
DEL:
MOV R6,#50
DEL1:
MOV R0,#60
DJNZ R0,$
DJNZ R6,DEL1
DJNZ R7,DEL
POP 01H
POP 00H
RET
END
KẾT LUẬN
Trong suốt quá trình làm đồ án do sự hạn chế kiến thức về điện tử nên gặp khá nhiều khó khăn trong việc thiết kế mạch . Đồng thời việc lập trình cho IC cũng làm mất nhiều thời gian nên mô hình chưa hoàn chỉnh như mong muốn . Trong suốt quá trình làm đồ án chúng em đã cũng cố rất nhiều kiến thức trong học tập đó sẽ là hành trang giúp ích cho em sau này. Mong rằng mô hình này sẽ có ứng dụng cao trong thực tế .
DANH MỤC CÁC TÀI LIỆU THAM KHẢO
[1] Đỗ Xuân Tiến (2006 ) ,Kỹ thuật vi xử lý và lập trình Assembly cho hệ vi xử lý, NXB khoa học kỹ thuật
[2] Đỗ Thanh Hải , Phạm Đình Bảo Nguyên lý căn bản và ứng dụng mạch điện tử, NXB thống kê
[3] Nguyễn Đức Anh (2008 ) , Mạch điện ứng dụng , NXB trẻ
[4] Nguyễn Đức Huy ( 2005 ) ,Các mạch điện kỹ thuật số, NXB giao thong vận tải
[5] Phạm Minh Hà ( 2008 ) ,Kỹ thuật mạch điện tử, NXB khoa học kỹ thuật ,
[6] http//:www. gaskiki.com lần truy cập cuối cùng tháng 7 năm 2010
ĐỒ ÁN TỐT NGHIỆP ĐIỆN THIẾT KẾ VÀ THI CÔNG BỘ BÁO RÒ RỈ GAS BẰNG GIỌNG NÓI, thuyết minh BỘ BÁO RÒ RỈ GAS BẰNG GIỌNG NÓI, ĐỒ ÁN TỐT NGHIỆP BỘ BÁO RÒ RỈ GAS BẰNG GIỌNG NÓI
